mikrocomputertechnik - kapitel 5
Post on 23-Jan-2016
41 Views
Preview:
DESCRIPTION
TRANSCRIPT
Seite 1Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc Mikrocomputertechnik - Kapitel 5
Herzlich WillkommenProf. Jürgen Walter
Seite 2Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc Tabelle 5.1 Verwendete Einheiten - Projekte
Projekt verwendete Einheiten
1. Blinklicht mit vorgegebener Blinkfrequenz
Timer 0,1 Interrupt
2. A/D-Wandlung A/D-Wandler
3. Serielle Schnittstelle Serielle Schnittstelle
4. Effektivwertmessung Timer, A/D-Wandler, Serielle Schnittstelle
Seite 3Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc 3 Goldene Regeln für 8051 Programme
Nur dokumentierte Hard- und Software ist existent.
Durchgänge Verwendung von Registern mit Herstellung des Ausgangszustandes. Zuordnung von Tasks (Aufgaben – Prozesse) zu Registerbänken.
Bei umfangreicher Software unbedingt Hochsprache C verwenden.
Seite 4Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc Standardkopf für Programme
Assembler Anweisungen Programmbeschreibung Initialisierungsteil für allgemeine
Konstanten Initialisierungsteil für On-Chip Peripherie
Seite 5Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc Assembler-Anweisungen
$nomod51 ;der Modus fuer 8051 wird abgeschaltet
$debug
$nolist ;es wird kein Listing fuer reg535 erstellt
$include(reg535.pdf) ;die 80535-spezifischen Daten
$list ;es wird ein Listing erstellt
$ title ()
Seite 6Prof. J. WALTER Kurstitel Stand: Oktober 2001
mcProgrammbeschreibung
;------------------------------------------------------------------------
;Programmbeschreibung
;------------------------------------------------------------------------
;Programm:
;Datum:
;Programmiert: J. Walter
;Verwendete Einspruenge: keine
;Verwendete Unterprogramme: keine
;Verwendete Register und Variable:
;Registerbank(0)
;R2
;Kommentar:
;
;Aenderungen:
;Datum:
;
;
Seite 7Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc
Seite 8Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc
Seite 9Prof. J. WALTER Kurstitel Stand: Oktober 2001
mcTabelle 5.11. Codierung
Spannung Leuchte 2 Leuchte 3
0V <=U <= 2 V AUS AUS
2V< U <= 3 V AUS EIN
3V< U <= 4 V EIN AUS
4V< U <= 5 V EIN EIN
Seite 10Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc Bild 5.11. Blockbild A/D-Wandler
01234567ADCON (0D8H)
0
1
2
3
4
5
6
7
ADDAT (0D9H)
A/D-WandlerSample
&Hold
Multiplexer
AN7/P 6.7
AN6/P 6.6
AN5/P 6.5
AN4/P 6.4
AN3/P 6.3
AN2/P 6.2
AN1/P 6.1
AN0/P 6.0
Internal Reference Voltages
interner Bus
AREF
AGNDV
V
01234567DAPR (0DAH)
Programmierung
intAREFVProgrammierung
intAGNDV
P6 (0DBH)
Port 6ACMOS
Seite 11Prof. J. WALTER Kurstitel Stand: Oktober 2001
mcBild 5.12. Anschluß eines Potentiometersan EURO_535
1 K
V
V
GND
V
CC
AREF
AGND
VGA Pin 4
VGA Pin 31
VGA Pin 27
VGA Pin 26
VGA Pin 21
Anschluß EURO_535
+5V
0V
AN0
Seite 12Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc Tabelle 5.12. Wert - Spannung
Zahl Spannung / V
0 0
1 0,01960784
...... ......
50 0,98039216
51 1
52 1,01960784
...... ......
101 1,98039216
102 2
103 2,01960784
...... ......
...... ......
254 4,98039216
255 5
Seite 13Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc Bild 5.13. Schaltbild ADDA535-Karte R9
1K lin
J3
JUMPER
VCC
1B1
ANALOG OUT1
R11
1K
DB0 1
DB1 2
DB2 3
DB3 4
DB4 5
DB5 6
DB6 7
DB7 8
V OUT 16
V OUT SENSE 15
V OUT SELECT 14
GND 13
GND 12
+VCC 11
CS 10
CE 9
IC1
AD558
P5.0P5.1
DB0 1
DB1 2
DB2 3
DB3 4
DB4 5
DB5 6
DB6 7
DB7 8
V OUT 16
V OUT SENSE 15
V OUT SELECT 14
GND 13
GND 12
+VCC 11
CS 10
CE 9
IC2
AD558
P5.2P5.3P5.4P5.5P5.6P5.7
P4.1
1B2
ANALOG OUT2R10
1K
VCC
1
B13
GND
1
2D2ZD 5V6
AN0R2
100
BNC1
BNC
R3
100
BNC2
BNC
PIN1
1
2D3ZD 5V6
AN1
VCC
1
B14
GND
P5.0P5.1P5.2P5.3P5.4P5.5P5.6P5.7
P4.0
A1 1
A2 2
A3 3
A4 4
A5 5
A6 6
A7 7
A8 8
A9 9
A10 10
A11 11
A12 12
A13 13
A14 14
A15 15
A16 16
A17 17
A18 18
A19 19
A20 20
A21 21
A22 22
A23 23
A24 24
A25 25
A26 26
A27 27
A28 28
A29 29
A30 30
A31 31
A32 32
C1 41
C2 42
C3 43
C4 44
C5 45
C6 46
C7 47
C8 48
C9 49
C10 50
C11 51
C12 52
C13 53
C14 54
C15 55
C16 56
C17 57
C18 58
C19 59
C20 60
C21 61
C22 62
C23 63
C24 64
C25 65
C26 66
C27 67
C28 68
C29 69
C30 70
C31 71
C32 72
VG1
VG_535Z
VCC+5V VCC VSS X4
1
2D1ZD 5V6
AN2R1
100
PIN3
PIN5
PIN1 1
PIN2 2
PIN3 3
PIN4 4
PIN5 5
PIN6 6
PIN7 7
PIN8 8
PIN9 9
PIN10 10
PL1
PINLEISTE_10
R4
100
R5
100
PIN6
1
2D4ZD 5V6
AN3
X3VDD
P5.1P5.3P5.5P5.7
P4.1P5.0P5.2P5.4P5.6
P4.0
VCC
AD/DA Zusatzkarte fuer 80535-Board
8 Analogeingaenge
2 AnalogausgaengeVCC
1
2D5ZD 5V6
1
2D6ZD 5V6
AN4
AN5R6
100
PIN1
PIN3
PIN5PIN6PIN7PIN8PIN9PIN10
PIN7
PIN8
R7
100
R8
100
PIN9
1
2D7ZD 5V6
AN6Fachhochschule Karlsruhe, FB F
Joachim Juengst, Januar 1994AN1AN3AN5AN7
AN0AN2AN4AN6
1
2D8ZD 5V6
AN7 PIN10
DA1
DA0
Seite 14Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc Tabelle 5.13. ADCON REGISTER
0DFH 0DEH 0DDH 0DCH 0DB 0DAH 0D9H 0D8H
0D9H BD CLK - BSY ADM MX2 MX1 MX0 ADCON
Bit Funktion
MX2 MX1 MX0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
MYMOS ACMOSAnlog Eingang 0 AN0 P6.0 Anlog Eingang 1 AN1 P6.1Anlog Eingang 2 AN2 P6.2Anlog Eingang 3 AN3 P6.3Anlog Eingang 4 AN4 P6.4Anlog Eingang 5 AN5 P6.5Anlog Eingang 6 AN6 P6.6Anlog Eingang 7 AN7 P6.7
ADM "1" Kontinuierliche Wandlung. "0" Stop nach jeder Wandlung
BSY "1" Busy Flag / Wandlung findet statt."0" Wandlung beendet
- frei
CLK CLK - Wird nicht für A/D-Wandler verwendet
BD Baudrate - Wird nicht für A/D-Wandler verwendet
Seite 15Prof. J. WALTER Kurstitel Stand: Oktober 2001
mcTabelle 5.14. Erhöhung der Auflösung durch Einschränkung des Meßbereiches
DAPR .3 - .0DAPR .4 - .7
VintAGND0. - 3. Bit
VintAREF4. - 7. Bit
0000 0,0 5,0
0001 0,3125 -
0010 0,625 -
0011 0,9375 -
0100 1,25 1,25
0101 1,5625 1,5625
0110 1,875 1,875
0111 2,1875 2,1875
1000 2,5 2,5
1001 2,8125 2,8125
1010 3,125 3,125
1011 3,4375 3,4375
1100 3,75 3,75
1101 - 4,0625
1110 - 4,375
1111 - 4,68754
Seite 16Prof. J. WALTER Kurstitel Stand: Oktober 2001
mcBild 5.14. Anzeige des ADDAT-Inhalts im Debug-Programm
Seite 17Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc Bild 5.15. Umsetzung von parallel in seriell
0111
1
00
0
0111
1
00
00
0 0 0 0 00
00000 11111
0111
1
00
0
0111
1
00
0
Start BitStop Bit
Sender Empfänger
zeitlich nacheinander
Seite 18Prof. J. WALTER Kurstitel Stand: Oktober 2001
mcBild 5.16. Einstellungen der seriellen Schnittstelle
Seite 19Prof. J. WALTER Kurstitel Stand: Oktober 2001
mcBild 5.17. Einstellungen im Terminalprogramm Windows 98
Seite 20Prof. J. WALTER Kurstitel Stand: Oktober 2001
mcBild 5.18. Wechselspiel zwischen
PC und Controller
Remote-Debug-Programm
Hitop.exe lädt Seriel_1.HTX
Seriel_1.HTX steht im Programmspeicher
Start des Programmes Seriel_1.HTX
Programm wartet auf Taster 1="0"
Hitop.exe wird beendet
Start von Terminalprogramm
Taster 1 betätigt, Programm wird fortgesetzt.
Einstellungen vornehmen
t
Testzeichen "A" erscheint
B wird gesendet
B+20H ergibt b - Rückgabe an Terminalprogrammb empfangen
PC Controller
Seite 21Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc Tabelle 5.15. SCON Bits 09FH 09EH 09DH 09CH 09B 09AH 099H 098H
98H SM0 SM1 SM2 REN TB8 RB8 TI RI SCON
Bit Symbol
SM0 SM1
0 0 0 1 1 0 1 1
Mode 0: Synchroner Modus, feste Baudrate fosc/12Mode 1: 8-Bit UART, variable BaudrateMode 2: 9-Bit UART, feste Baudrate fosc/64 oder fosc/32Mode 3: 9-Bit UART, variable Baudrate
SM2 Ermöglicht Multiprozessor-Kommunikation in Mode 2 und 3 Empfänger-Interrupt wird nicht ausgelöst, falls das neunte Datenbit "0" ist. In Mode 1 und SM2="1" wird der Interrupt ebenfalls nicht aktiviert falls kein gültiges Stopbit empfangen wird. In Mode 0 muß SM2="0" sein.
REN Receiver enable. "1" Gibt den seriellen Empfang durch Software frei. "0" sperrt den Empfang.
TB8 Übertragungsbit 8. Das neunte Bit für Mode 2 und 3.Wird durch Software gesetzt und rückgesetzt.
RB8 Empfangsbit 8. Neunte Bit für Empfang in Mode 2 und 3
TI Übertragungsinterrupt. Wird durch die Hardware am Ende des achten Bits in Mode 0 gesetzt, oder am Beginn des Stop-Bits in den anderen Moden. Muß durch Software zurückgesezt werden.
RI Empfängerinterrupt. Ist das empfangene Interrupt-Flag.Wird am Ende des achten Bits in Mode 0 gesetzt, oder am Beginn des Stop-Bits in den anderen Modi. Muß durch Software zurückgesetzt werden.
Seite 22Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc Bild 5.19. Erzeugen der Baudrate
fosc/2 ADCON.7 (BD)
Timer 1
Overflow
SM0SM1
*1/39SMOD
*1/2
Baud Rate
Seite 23Prof. J. WALTER Kurstitel Stand: Oktober 2001
mcBaudraten im ADCON REGISTER A/D-Wandler Steuerung Bitadressierbar
0DFH 0DEH 0DDH 0DCH 0DB 0DAH 0D9H 0D8H
0D9H BD CLK - ADCON
Bit Funktion
BD Baudrate - Wird nicht für A/D-Wandler verwendet
CLK "1" Der Takt wird nach außen an Pin P1.6/CLKOUT weitergeleitet
Seite 24Prof. J. WALTER Kurstitel Stand: Oktober 2001
mcTabelle 5.17. Allgemein
verwendete Baudraten
Baud RateMode 1,3
fosc(MHz)
SMOD C/(/T) TIMER 1Mode
Reload Value
62,5 Kbaud
12,0 1 0 2 0FFH
19,5 Kbaud
11,059 1 0 2 0FDH
9,6 Kbaud 11,059 0 0 2 0FDH
4,8 Kbaud 11,059 0 0 2 0FAH
2,4 Kbaud 11,059 0 0 2 0F4H
1,2 Kbaud 11,059 0 0 2 0E8H
110 Baud 6,0 0 0 2 72H
110 Baud 12,0 0 0 1 0FEEBH
Seite 25Prof. J. WALTER Kurstitel Stand: Oktober 2001
mcBild 5.20. Blockschaltbild
für Effektivwertmesser
Seite 26Prof. J. WALTER Kurstitel Stand: Oktober 2001
mc Bild 5.21. Abgetasteter Sinus
Sinus mit 100 Hz; abgetastet mit 1000 Hz
t in ms
Ue
0
0,5
1
1,5
2
2,5
3
0 5 10 15 20 25 30 35 40 45
Seite 27Prof. J. WALTER Kurstitel Stand: Oktober 2001
mcBild 5.22. Blockschaltbild Zeitgeber 2
16 BitKomparator
16 BitKomparator
16 BitKomparator
16 BitKomparator
CCH1 CCL1 CRCH CRCLCCH3 CCL3 CCL2CCH2
Fallende Flanke an P1.7/T2Gegattertes Fosc/12(24)
Fosc/12(24)P1.5/T2EX
Timer 2
Timer 2 Interrupt
Interrupts
P1.0/CC0
P1.1/CC1
P1.2/CC2
P1.3/CC3
E/A-
Steuerung
Interner Bus 8 Bit
16 Bit
8
Seite 28Prof. J. WALTER Kurstitel Stand: Oktober 2001
mcTabelle 5.18. Verwendete Abkürzungen
Abkürzung Bedeutung
CRCH, CRCL Compare Reload Capture High/Low Register
CCH1, CCL1 Compare Capture High / Low Register 1
CCH2, CCL2 Compare Capture High / Low Register 2
CCH3, CCL3 Compare Capture High / Low Register 3
top related