MichaelRoth
MIKROPROZESSOREN
Wesen - Technoloie - Weiterentwicklung
Aufbau - Programmierung - Anwendung
KDT-Hochschulsektion
Wissenschaftlid1e Zeitschrift
Technische Hochschule Ilmenau
Michael Roth
Mikroprozessoren
Wesen -Technologie -WeiterentwicklungAufbau - Programmierung - Anwendung
Vorwort
Mikroprozessoren bieten als hochintegrierte Rechner-Zentrelein-
heiten die Möglichkeit zu einer neuen Qualität der Informatione-
vsrarbeitung in einer außerordentlichen Vielzahl von Geraten,
Maschinen und Anlegen der Produktion und der Konsumtion.
Die Leistungsfähigkeit dieser Erzeugnisse, ihre Gebrauchewerte,
Qualität, Zuverlässigkeit und moralische Lebensdauer werden in
immer stärkerem Maße durch des Niveau ihrer Informationsverar-
beitung bestimmt.
Die Mikroelektronik stellt mit ihrem leistungsfähigsten Erzeugnis,
dem Mikroprozessor, der Volkswirtschaft ein wesentliches techni-
sches Mittel bereit, hochenspruohsvolls Aufgaben zu erfüllen. Der
Entwicklungsingenieur erhält damit ein faszinierendes Bauelement
in die Hand. Es gestattet ihm, alte Lösungen wesentlich zu verbes-
sern und vor allem neue Gebrauchswerte zu finden.
Für die Hilfe beim kurzfristigen Erarbeiten der vorliegendenSchrift möchte ich Prof. M. Kehle, Vorsitzender der KDT-Hoch-
schulsektion, und Prof. W. Liebich, Leiter des Fachbereiches
Informationsverarbeitung der Sektion TBK, meinen herzlichen
Dank aussprechen.
Ilmenau 1977
Doz. Dr‚-Ing‚ M, Roth
VEDBH"Mäßsieäf?ifk SiesdenEntwickfurqssie‘a Leipzig
1’:'1 I „2717:,m„: Luq;agUntere Eäci 12-14
Zur zweiten Auflage
Die Fortschritte der Mikroelektronik international und in
der DDR gestatten immer mehr eine erfolgreiche Nutzung die-
ser Technik. Es ist dse Anliegen der erweiterten zweiten Auf-
lage, dem entsprechend gewachsenen Informetionebedürfnie eo-
wohl zur DDR—Technik als euch zu internationalen Mikroprozes-
sor-Systemen zu entsprechen.
I1meneu, 1978
Doz. Dr.-Ing. M. Roth
Dritte Auflage
Die vorliegende dritte Auflage ist mit Ausnahme der Korrek-
turen gegenüber der zweiten Alflege unverändert.
Ilmenau, 1978
Prof. Dr.—Ing. M. noth
4
M i k r o p r o z e e e o r e n
Wesen - Technologie - Weiterentwicklung -
Aufbau - Programmierung - Anwendung
Inhaltsangaben
O.
1.
1.1.
1.1.1.
1.1.2.
1.2.
1.2.1.
1.2.2.
1.2.3.
1.2.4.
1.2.5.
1.2.6.
1.2.7.
1.2.3.
1.2.9.
1.2.10,
1.2.11.1.3.
Einleitung
Technologie und Entwicklungstendenzen elektroni-
scher Schaltkreise
SchaltkreieAFertigungeprozeBKlassischer Heretellungsprozeß mikroelektroni-
echer Schaltkreiee
Weiterentwicklung der Fertigungsverfahren
Scheltungetechnische Elemente mikroelektroni-
echer Schaltkreise
TTL-Schaltkreiee
PMOS-Scheltkreiee
NMOS-Schaltkrsiee
CMOS-SchaltkreiseECL-Schaltkreiee
FAMOS-Speicherzelle
MNOS-Spsicherzelle_
Dynamische MOS-Speicherzelle
CCDÄSpeicherzelleIZL-SchaltkreietechnikVergleich der wichtigsten Scheltkreietechniken
Entwicklungstendenzen und Grenzen der Si-Halb-
_leitertechnik
Entwicklung des Integrationsgradee im Prognose-
zeltrsum bie 1985/90
‚Perspektivieche Entwicklungstendenzen der Si-
Halbleitertechnik und ihre Grenzen
Wertung der Mikroelektronik
10
10
10
12
14
14
16
16
17
18
19
20
20
21
21
23
23
25
27
30
2.1.
2.1.1.
2.1.2.2.1.3.
2.1.4.
2.1.5.
2.1.5.
2.1.7.
2.2.
2.2.1.
2.2.2.
2.3.
2.3.1.
2.3.2.
2.3.3.
2.3.4.
2.3.6.
3.
3.1.
3.2.
3.3.
3.4.
3.5.
3.6.
3.7.
3.8.
4.1.
4.2.
4.3.
4.4.
A4.5‚
5
Aufbau und Funktion mikroelektronischer Schalt-
kreiseMikroprozessoren
'Mikroprozessor Fw Erfurt UBOBD
Mikroprozessor Intel 3060
Mikroprozessor Motorola 6800
Mikroprozessor Intel 8085
Mikroprozessor Zilog Z 80
Mikroprozessor Zilog Z B
Datenvsrgleich von Mikroprozessoren
Mikroprozessor-SpeicherROM's a
RAM's
Mikroprozeseor-E/ApSchaltkreissDMA
USART, SIO
PPI, PIO
CTC
ADC, DAC
Modulares Mikrorechnersyetsm K 1510
ZVE - zentrale Verarbeitungssinheit
ZVZ, ZVE-Zueatzeinheit
PFS - FsstwsrtspeichsrOPS - Lese-Schreibepeicher
AnschlußetsusrungenSTM - Stromversorgung
Eingabs-, Bedien- und Anzeige-Einheiten
Programme zum Mikrorechnsrsyetem K 1510
Modulares Mikrorschnsr-Syetem K 1520
ZRE - Zentrale Recheneinheit
OPS - Operativ-Speicher
PFS - FsstwertepeicherOFS - Operativ-Festwert-SpeicherBVE - Busvsretürker
32
33
34
56
61
63
75
84
86
86
89
94
94
94
96
97
97
104
104
107
107
107
107
108
110
110
113
113
113
114
114
114
4.6.
4.7.
5.
5.1.
5.2.
5.3.
5.4.
5.5.
5.6.
ADA - AnechlußeteuerungBDE - Bedieneinheit
Entwicklungemethodik von Mikroprozeeeor-Gerlten
Mikroprozeeeor;ProgremmiereprechenAeeemblieren von Ouellprogrenmen
Simulation von Mikroprozeeeor-Progremmen
Conpil ieren von Hik roprozeeeor- Programmen
Ableuf der Mikroprozeeeor-Programmierung mit
Hilfe einee Wirterechnere
Mikroprozeeeor-Gerlteentwicklung mit Hilfe
einee Mikrorechner-Entnicklungeeyeteme
Anwendung von Mikroprozeeeoren zur Autometieie-
rung von Prozeßebllufen
Allgemeine Mikroprozeeeor-Annendungen
Mikroprozeeeor-Prozeß-Kopplung zur analogen In-
foreetionevererbeitung
Entnicklungetendenzen eurometieierter Prozeeee
Mikrorechner-Ternini der engliechen,
rueeiechen und deutechen Sprache
Erkllrungen von Begriffen der Mikrorechen-
technik
Litereturverzeichnie
114
115
117
118
11B
119
120
120
121
125
125
128
132
134
140
Mikroprozessoren
O. Einleitung
Das "intellektuells' Leistungsvermögen der meisten technischen
Prozesse unserer Zeit befindet sich in einem gravierenden Wider-
spruch zu ihrer mechanischen und energetischen Produktivität.
Trotz der stürmischen Entwicklung der technischen Kybernetikmit ihren tragenden Begriffen - messen, steuern, regeln, stel-
len, registrieren, rechnen, bilsnzieren, optimieren. sdaptieren
und lernen - ist der Anteil der Informationsverarbeitung in tech-
nischen Prozessen im Vergleich zu organischen Prozessen sehr ge-
ring. Die klassische Autometisierungetechnik beschränkte sich auf
wenige Hsuptprozeaee, da ihre Kosten einen massenhaften Einsatz
nicht zulieBsn. Zudem führten komplexe Autometieisrungesufgebenzu Einrichtungen mit Anlagencherakter von beachtlichen räumlichen
und energetischen Dimensionen.
Die Erfindung der Dampfmaschine 1769 durch James Watt kann sls
Meilenstein der ersten industriellen Revolution bezeichnet wer-
den. Mit ihr zog die technische Energie grundsätzlich in die me-
chanischen Prozesse ein. Aber diese Energiequelle (Energiewend-
lung) führte noch nicht zum massenhaften Einsatz der technischen
Energie - ihr spezifischer Charakter ließ es nicht zu. Erst mit
der Erfindung des slektrodynamischen Prinzips hundert Jahre spä-
ter, 1866, durch Siemens, wurde mit dem Elektromotor ein Durch-
bruch erreicht, der die gesamte Technik umfsßts. Der Elektromotor
löste die Dsmpfmaschine nicht nur ab, sondern stimulierte die
Schaffung völlig neuer Gsbrsuchswerte in allen Bereichen der Wirt-
schaft. In unterschiedlichsten Ausführungsformen ist der Elektro-
motor heute Bestandteil msnnigfaltigster Erzeugnisse. So werden
in einem Haushalt gegenwärtig ca. 5 bis 15 Motors verwendet.
Mit den klassischen Automatisierungsmitteln, den snslogsn Regel-.Steuer—‚ Überwachungeeinrichtungenund den digitalen Prozeßrech-
nern hat die technische Information ebenfalls Einzug in die tsch—
8
nischen Prozesse gehalten. Sie wurde damit wesentlicher Bestand-
teil der zweiten industriellen Revolution, der wissenschaftlich-
technischen Revolution.
Ein umfassender Durchbruch in der Anwendung der Informationsver—
arbeitung wird Jedoch erst möglich, wenn eine breite Anpaßfähig-
keit, ökonomisch, energetisch und mechanisch gegeben ist. Diese
entscheidende Voraussetzung wird von der Informationsverarbeitung
auf mikroelektroniacher Basis voll erfüllt. Die Mikroelektronik
wird damit zu "einer der grundlegenden Seiten der wissenschaft-
lich-technischen Revolution" /1/. Sie ermöglicht nicht nur eine
Gebrauchewertstsigerung bekannter Erzeugnisse, sondern ganz be-
sonders eine außerordentlich breite Gebrauchswertechöpfung. Mit
der Mikroelektronik ist es möglich, neuartige Geräte zu schaffen,
in denen stoffliche, energetische und informationelle Prozesse
els optimale Einheit gestaltet sind, Geräte einer völlig neuen
Qualität. De sie in erheblichem Maße Denkprozseee des Menschen
übernehmen können, werden sie nicht unberechtigt mit dem anspruchs-
vollen Attribut "intelligent" charakterisiert.
Die Fundamente für die überdurchschnittlich wachsende Leistungs-
fähigkeit der hoch- und ultrahochintegrierten'Schaltkreistechnikder Gegenwart wurden allgemein mit der Herausbildung der Halblei-
tertechnik Anfang der Fünfziger Jahre und der digitalen Rechen—
technik Mitte der Vierziger Jahre gelegt. Die seit 1961 bekannte
Silizium-Transistortechnik ermöglichte eine rasch enwechsende
Schaltungsintegration, so daß es über einfache und mittelinte-
grierte Schaltkreise 1971 gelang, eine komplette zentrale Var—
erbeitungseinheit eines Digitalrechners als hochintegriertenSchaltkreis zu realisieren. Damit wurde eine weltweite Ausein-
andersetzung zur vorrangigen Weiterentwicklung der Mikroelektro-
nik ausgelöst.
Nach bisherigem Erkenntnisstand wird die Silizium-Halbleitertech-
nik für mindestens 20 Jahre eine gesicherte, technologisch immer
besser beherrschte Methode der Schaltungsintegration sein. Sie
wird nach prognostischen Einschätzungen die Leistungsfähigkeitvon cs. 25 OOO unterschiedlichen Erzeugnissen bestimmen und zu-
9
gleich Maßstab des wieeenschaftlich-technischen Fortschritte
unterschiedlichster Wirtschaftszweige werden. Die außerordent-
liche internationale Forschungskonzsntration auf dem Gebiet
der Mikroelektronik wird zu einem entsprechend überdurchschnitt-
lichen Erkenntniszuweche führen, so daß die entscheidenden Merk-
male von Erzeugnissen durch die Anwendung der Mikroelektronik
bestimmt werden:
Gebrauchswert,
moralische Lebensdauer,
Materialeinsatz,
Energieverbrauch,
Zuverlässigkeit,
Genauigkeit,
Arbeitsproduktivität ihrer Fertigung.
10
1. Technologie und Entwicklungstendenzenelektronischer Schaltkreise
1.1. Schaltkreis-Partigungggrgzgß1.1.1. Klassischer Herstellungsprozsß mikroelsktronischsr
Schaltkreise
Die technologischen Herstellungsverfahren /2/ mikroelsktroni-
echer Schaltkreise zeichnen sich international einheitlich durch
etwa gleichartige Hauptschritte aus. Als Basismaterial dient Si-
lizium:
- Reinigen des polykrietsllinsn Siliziums in Hochfrequenz-Ofen- Die verbleibende Verunreinigung bestimmt als erste Komponen-
te die Schaltkreisausbeuts.
— Kristallwachstum und Erzeugen einer p- oder n-leitsndsn Do-
tierung aus einem Schmelzbad von ce. 1 200°C.Das Ergebnis ist ein Silizium-Einkristallbarren von
25 ... 150 mm Durchmesser und 150 bis 400 mm Länge.
Krietallversetzungen bilden die zweite Ausfallkomponents.
- Schneiden des Barrene in ca. 0,2 mm dünne Scheiben, Polieren,
Läppen und Ätzen bis auf eine Rauigkeit von weniger als 0,5 Fm.- Diese ca. 0,1 mm dicken Si-Scheiban bilden das Tregsrsubetrat
der Schaltkreiselamente.
- Epitaxiales Aufwachsen einer einkristallinen Schicht auf der
Oberfläche des Si-Krietalles bei gleichzeitigem oder nachfol-
gendem Paesivieren mit Sauerstoff.
Damit entsteht eine stabile Silizium-Oxid (SiOz)-Schichtauf dem Substrat.
- Maskiarung der Oberfläche der oxydiertan Si—Schsibe mit Hilfe
einer photoempfindlichen Schicht und UV-Licht, das durch eine
entsprechende Maske (Schablone) auf die Siliziumschaibe pro-
Jiziert wird.
11
. Nech einem Ätzvorgsng (Säure, Pleeme) eind die Stellen frei-
gelegt, sn denen die Diffuseion mit Fremdetomen erfolgen
soll (Gravur).
- Diffuseion von entsprechenden p- oder n-leitenden Fremdstomen
in die grevierten Zonen (freigesetzte 'Feneter'Lu Damit iet eine pn (np)-Ieoletionezone oder ein pn-Übsrgsng
einer Diode oder sinee Transistors hergestellt.
- Wiederholung der Prozesse Meqkieren, Peeeivieren und Diffun-
dieren Je nach Halbleitertechnologie und Kompliziertheit dee
Scheltkreieee.
- Metallieierung der künftigen Kontaktstellen dee Scheltkreieee
für die lußsren Anschlüsse.
- Auf einer Si-Scheibe befinden eich nun - kollektiv gefertigt -
ce. 100 bis 20 OOO gleiche Einzeltraneietoren oder integrier-
te Schaltkreise kleinerer Zahl.
- Ritzen und zerteilen der Halbleiterecheibe.- 3e nach Ausbeute (12 .‚. 25%) erhllt man eine entsprechende
Anzahl funktionsfähiger 'nackter' Halbleiter-Chips.
- Montage der Chips auf Trägermaterial (Gehäuseboden) und Kon-
tektieren (Bonden) der Chip-Kontaktstellen mit den Anschluß-
fahnen dee künftigen Scheltkreieee.
- Hermetieche Abdichtung dee Scheltkreiees nech erfolgtem Wasch-.
Trocknunge- und Prüfprozeß (Verkeppsn in Metell-‚ Keremik-‚oder Pleetgehüuse).
Die vollständige Hsrstellungetechnologie ist wesentlich diffe-
renzierter und komplizierter. Sie hängt in entscheidendem MsBe
von der gewähltenHelbleitertechnologie ab.
12
1.1.2. Weiterentwicklung der Fertigungsverfahren (LSI)
Der Übergangvor der mittelintegriertsn (MSI) zur hochintegrier-
tsn (LSI) Scheltkreietechnik vollzog sich 1970 bis 1972 im wesent-
lichen auf der Grundlage des klassischen Halbleiter-Fertigungs-verfahrsns mit den darin enthaltenen charakteristischen Phasen:
- Herstellen von Si-Scheibsn,
. Herstellen von Fotomaeken,
. Oxydetioneprozeeee (3102),- Fotolithographie (Belichten, Entwickeln, Härten, Ätzen),- Diffuseionsprozeees (n-‚ p-Dotierung),- Verkappen.
Die Forderung nach höheren Integrationsgraden (Funktionselementen
pro Schaltkreis) wurde immer mehr durch folgende Faktoren erfüllt:
- Vergrößerung der Chipflächs eines Scheltkrbiese,a Verkleinerung des Flächenbedarfee für eine Halbleiter-Grund-
struktur (Linienbrsite),- Verkleinerung der notwendigen Bauelementszehl zur Realisierung
eines Funktionselementes (z. B. Speicherzelle, Gatter .„).
Die Vergrößerung der Chipfläche eines Schaltkreises setzt allein
eine Vergrößerungder Schaltkreisauebeute, d. h. eine entsprechen-de Verringerung der Fehlsrdichte auf der Si-Scheibe voraus. Es ist
bisher nur unzureichend gelungen, das Phänomen.der Krietallfshler(Verunreinigung, Kristall-Versetzungen) zu klären. Eine willkür-liche Vergrößerung der Chipfläche ist unmittelbar mit einer dra-
stischen Senkung der Ausbeute, d. h, Erhöhung der Chipkosten
verbunden. Schwerpunkte der Weiterentwicklung der Halbleiter—Fer-
tigung hochintegrierter Schaltkreise sind:
- Elektronenstrahl-Lithographie:
Die Verkleinerung der Halbleiter—Grundetrukturen ist unmittel-
bar durch das fotolithographische Verfahren begrenzt, so daß
sich ein Übergang von der Licht-Foto-Lithographie zur UV—Foto—
13
lithographie pder zur Elektronenetrehl-Lithographie vollzieht.
Raster-Elektronenstrahl-Lithographie-Verfahnen gestatten dank
ihres wesentlich höheren Auflösungevermögens die Realisierungvon Linienbreiten unter 0,3 pm. Darüberhinaus ist eine voll-
automatische Strahleteuerung (Positionierung und Intensität)
möglich, so deß Masken zur Konturübertragung auf die Si-Schsi-
be in Zukunft überflüssig werden. Die notwendige Programmsteu-
erung des Strahle übernimmt ein Prozeßrechner.
- IonenimglentationDie Dotierung des Si-Halbleiterkrietalle mit Fremdatomen läßt
sich gegenüberdem allgemeinen Diffueeioneprozeß wesentliöh ge-
nauer beherrschen, wenn des Verfahren der Ionenimplantation(Einpflanzen) verwandt wird. Nach diesem Verfahren werden z. B.
Phoephor- oder Borionen auf 40 bis 120 KeV beschleunigt und bei
_Zimmertemperatur auf den Halbleiter geechoeaen.n
Neben der genauen Dotierung (SelbstJustieren) des Halbleitere
wird mit diesem Verfahren eine Verschiebung der Schwellspannung
(UT) von MOS-Scheltkreieen erreicht, wodurch eine volle Kompe-
tibilität sowohl der n-Kanal: ele auch der p-Kanal-MOS-Schalt-kreiazzu Bipolarschaltkreisen erreicht wird. Die meisten Mi-
kroprozessor-Schaltkreiee in MOS-Technik sind ionenimplantiert;
- Polykrietgllinee Si-Gate (SGT, silicon gate techn.)
Während man bei mittelintegrierten MOS-Schaltkreieen dae Gate
(Steuerelektrode) aue Metall (A1) herstellt, wird bei hochinte-
grierten MOS-Scheltkreisen überwiegend polykrietallines Silizium,das ebenfalls leitfähig ist, genutzt.
Da zu seiner Bildung aus dem Silizium-Oxyd der Kanalzone keineMaske benötigt wird (selbetJustierend), lassen sich kurze Ke-=
nalzonen realisieren. Insgesamt bringt das SET-Verfahren fol-
gende Vorteile:
o Verkleinerung der Bauelementeabmeeeungen,- Verringerung der Schwellspannung UT,- Verringerung der parasitären Kapazitäten,- Erhöhung der Bauelements-Zuverläseigkeit.
14
1.2. Schaltungetechnieche Elemente mikroelektroniecher Schelt-kreise 4+
Hochintsgrierte mikroelektronischs Schaltkreise sind bisher nur
auf der Basis binardigitalsr Gatter- und Speicherschsltungsn re-
alisiert. Ihre Funktion iet rein elektronisch. Ein Obergang zu
hochintegrierten snslogsn Schaltkreisen und zur Funktionslslek-
tronik.(0ptoelektronik‚ Mikroakustik ...) /6/ ist zukunftstrlchtigI
Jedoch noch nicht beherrscht. Dominierend sind weit ausgebaute.
hochleistungsflhige Schaltungskonzepte der MOS- und Bipolar-Sili-ziumtechnik (Bild i). Ihre Möglichkeiten sind bei weitem noch
nicht ausgeschöpft.
Si-Helbleiterblock-Technik
Bipolartechnik UnipolartechnikI
/|\2 ///\\\TTL, ECL, I L PMOS, NMOS, CMOS, FAMOS, MNOS, CCD
Bild 1: Wichtige Halbleiter-Schaltkreietechniken zur Schelt-
kreisintegration
Eine Reduktion der Anzahl der in Bild 1 angegebenen Techniken ist
zu erwarten, Jedoch ergeben eich eo markante Unterechiede in den
Geeemtecheltkreieeigenecheften‚ deß mehrere Konzepte dominieren
werden:
Bipoler: 12L‚TTL
Unipoler: NMOS. CMOS, MNOS. CCD
Traditionelle Schaltkreisfemilien wie DTL, DCTL, RCTL, RTL,
DZTL verlieren völlig ihre Bedeutung.
1.2.1. TTL (traneietor-transietor-logic)- Schaltkreise
Traneietor-Traneietor-Logik-Schaltkreiee /7/‚ /8/‚ bilden in
der MSI (medium ecale integration, Mittelintegration) mit ce.
40% Anteil die wichtigste Scheltkreieklasse. Mit ihrer Betriebe-
15
apennung von +5 V heben eie eich zur Scheltkreienorm entwickelt.
In MSI-Technik existiert in ellen Induetriellndern ein umfeeeen-
dee Sortiment en Gettern, Speichern, Regietern, Kodierern, Deko-
dierern, Zählern, Multiplexern, Treiberecheltkreieen uew. Die
TTL-Technik beeitzt auch künftig neben der LSI (Lerge ecele inte-
gration‚ Großintegretion) ele Ergünzungeecheltkreiee volle Be-
deutung. Bild 2 e) zeigt ein 4-fach-NAND-Getter und Bild 2 b) ein
Flip-Flop ele Zelle einee Metrixepeichere. Cherekterietiech eind
die Multiemitter-Eingänge. Liegt en einem der Eingänge 'O' an. eo
ist der enteprechende Treneietor leitend. Dereue folgen die Schehh
zuetände eller weiteren Treneietoren. Vereionen der Stenderd-TTL—
Technik eind die leietungeerme (low power) TTL-Technik und die
Hochgeechwindigkeite-TTL-Technik. Eine weeentliche Steigerung der
Arbeitegeechwindigkeit der TTL-Technik wird erreicht, wenn der
Slttigungezuetand der Schelttreneietoren durch Schottky-Diodenverhindert wird (Schottky-TTL).
#Ublsv
- Ub-IZV
Bild 2: Kleeeieche Bipolar- und MOS-Schaltkreieelemente
e) TTL-NAND-Getter c) PMOS-NOR-Getterb) TTL-Speicherzelle d) PMOS-RS-Flip-Flop
16
1.2.2. PMOS (p-metal oxide semiconductor)- Schaltkreise
Die p-Kanel-aelbsteperrende-MOS-Feldeffekt-Transiator-Technik /B/
mit hohen Betriebsspannungen von -Ub bis zu 30 V ist strukturell
und technologisch die einfachste Transistor-Schaltkreietechnik.
Mit der großen Schwellepannung zur Uffnung des Drain-Source-Ka-
nals von -UT I 3,5 ... 5 V besitzt sie eine hohe Störeicherheit.Der geringe Platzbedarf pro Transistorfunktion und die kleine An-
zahl technologischer Schritte führten dazu, daB die ersten hoch-
integrierten Schaltkreise in PMOS-Technik realisiert wurden. Die
Funktion des PMOS-NOR-Gatters folgt aus Bild 2 c). Liegt an ei-nem der EingängeE1 ... En ein hinreichend negatives Signal an,
eo wird der entsprechende Transistor leitend, wodurch das Aue-
gengeeignal von seinem L-Pegel (-Ub) auf logisch Null geht.
Damit wird die NOR-Funktion realisiert.
Bild 2 d) zeigt ein RS-FlipaFlop_ Nimmt der Satz-Eingang S das
-Ub-Potential an (-L‚low)‚ so wird der angesteuerte Transistor
leitend. Von seinem Drsin wird dieser Nullzustand (-0) zum Nach-
barn der kreuzgskoppeltsn Transistoren übertragen, wodurch die-
ser sperrt. Damit wird das Ausgangssignal Q - L gesetzt. Das Rück—
setzen erfolgt gespiegelt durch R - L. Der singespeicherte Zustand
bleibt statisch erhalten, er geht Jedoch verloren, wenn die Be-
triebsspannung ausgeschaltet wird.
Der wichtigste Nachteil der PMOS-Technik ist die relativ geringe
Arbeitsgeschwindigkeit mit ca. 300 ne Schaltzsiten. Sie folgt un-
mittelbar aus der Löcherlsitung des p-leitenden Kanals und der
Hochohmigkeit esIbsteperrender Transistoren.
1.2.3. NMOS (n-metal oxide eemiconductor)- Schaltkreise
Ohne zusätzlicheMaßnahmen führt die n-Kanal—MOS-Tschnik unmittel—
bar auf eelbstleitende Transistoren, da positive Ladungen im Gate-
lsolator (8102) bereits ohne äußere Gateepannung einen n—Kanal
influenzisren. wodurch diese Transistoren relativ niederohmigsind /13/.
17
Darüberhinaus führt die Elektronen-Leitfähigkeit zum schnellen
Ladungsträgertraneport. Für NMOS-Schaltkreise sind im allgemei-
nen negative Vorspsnnungen bereitzustellen, wenn diese entspre-
chend gesperrt werden sollen. In verschiedenen hochintegrierten
Schaltkreisen wird die Vorspannung aus der +5 V Versorgungsspan-
nung intern erzeugt.
Wesentlich günstiger ist Jedoch das Verfahren, mit Hilfe der Io-
nenimplantation die Schwellspannung UT so festzulegen, daß unmit—
telbar TTL-Kompatibilität entsteht. Um volle TTL-Kompatibilität
zu erreichen, iet neben der notwendigen Umscheltspennung von
1,5 ...2 V auch eine erhöhte Stromergiebigkeit der Auegengsstu-
fen zu garantieren. Diese Anforderungen werden von der NMOS—Tran—
sietortschnik erfüllt. Sie gehört damit zur bestimmenden Techno-
logie bei der Herstellung hochintegrierter Schaltkreise.
1.2.4. CMOS- Schaltkreise
Mit der Komplementär—MOS-Transistor-Tschnik kann gesichert wer-
den, daB der Ruhestromverbrauch der Schaltkreise unabhängig von
ihrem logischen Zustand nur noch durch Reetströme bestimmt ist.
Wie Bild 3 a) zeigt, ist bei einem leitenden unteren Transistor
(n-Kanal) stets ein oberer Transistor gesperrt (p-Kansl). Damit
wird nur Strom benötigt, um im dynamischen Umscheltzustend die
parasitären Kapazitäten umzuladen.
Bei Ausgangs-Signsländerungen von O nach +Ub liefern die oberen
Transistoren und von +Ub nach O mindestens ein unterer Transistor
den Umladestrom. Da stets ein Transistor leitend ist, ergeben sich
kurze Umladezeiten von weniger als 100 ns. Durch den extrem gerin-
gen Leistungsbedarf der CMOS-Schaltkreise lassen sich sehr effek-
tive Lösungen für Geräte mit Batteriebetrieb realisieren. Darüber
hinaus besitzen sie auf Grund der kamplementären Schaltzuständseinen optimalen Störabstand, so daß sie für industrielle Einsatz—
fälle besonders gut geeignet sind.
18
‚ub.n...3ov oUb-SV
Bild 3: Spezielle Schaltkreieelemente der integrierten Technik
a) CMOS-NOR—Gatterb) ECL-OR-Gat ter
c; Floating-Gate-MOS-Speicher-Zelled dynamische MOS-Speicherzellee) CCD-MOS-Speicherelement
1.2.5. ECL (OMItter coupled traneietor logic)-Schaltkreiee
Während alle anderen digitalen Scheltkreietechniken die Schalt-
traneietoren vom gesperrten in einen vollständig gesättigtenZustand umschalten, sind die Transistoren in der ECL-Techniknicht gesättigt, sondern im linearen Arbeitsbereich.
19
Damit wird die kürzeete Umecheltzeit der Traneietortechnik
überhaupt erreicht.
Bild 3 b) zeigt ein ECL-OR-Getter. Der Emitterwideretand zur
negativen Betriebsspannung -Ub bestimmt den maximalen Arbeite-
punktetrom. Unabhängigvon den Signalzuetlnden an den Eingängen
E1, E2 iet einer der drei Transistoren mit diesem Arbeitepunkt-etrom leitend.
In hochintegrierten Schaltkreieen wird die ECL-Technik nur ver-
wendet, wenn höchste Arbeitegeechwindigkeiten erforderlich sind.
1.2.6. FAMOS-Speichsrzelle (floating gete avelanche-injectionM08)
Mit dem FAMOS-Feldeffekttraneistor ist eins zerstörungsfreie
Speicherzelle realisierbar /B/‚ Die Anordnung entspricht der
Schaltung nach Bild 3 c). Das Gete des oberen Traneietore iet
vollständig in einer ieolierenden SiOZ-Schicht "schwimmend' ein—
gebettet. Durch Überwinden der Drain-Substrat-Durchbruchspennung
(Avalencheeffekt) mit Hilfe relativ großer Spannungen (-30 ...
-50 V) lseeen sich in einer Einechreibzeit von cs. 1 ms Ladunge-
träger auf dae Gate transportieren.
Damit iet die Zelle programmiert.
Die Löechung des Speicherinhaltee erfolgt durch UV-Licht-Beetreh-
1ung. Die Ladungsträger aller Speicherzellen des Schaltkreieee
fließen dann zum Substrat ab. Da die Ladungsapeicherung auf dem
isolierten Gate betriebespannungsunabhängig ist, bleibt der
Speicherinhalt auch bei Versorgungespannungsauefall erhalten.
Diese Speicherzelle besitzt für elektrisch programmierbare Nur-
Lese—Speicher (EPROM) in der hochintegrierten Technik eine grund-
legende Bedeutung. Die Speicherzeit beträgt mehrere Jahrzehnte.
20
1.2.7. MNOS-Speichsrzelle (metel nitride oxide semiconductor)
Die Grundenordnung der MNOS—Speicherzslle entspricht der FAMOS-
Schaltung nach Bild 3 c) /8/. Jedoch besitzt das Gats des oberen
Transistors einen äußeren Anechluß, der es ermöglicht, auf elek-
trischem Wege Ladungsträger in das Dielektrikum zwischen Gats
und Substrat zu bringen und wieder zu entfernen. Das Dielsktri-
kum ist im Unterschied zum FAMOS-Trensistor nicht nur ein einzi-
ger Isolator, sondern besteht aus SiaN4-SiOZ-Grenzschichtsn‚die
Haftstsllen für eine stabile Ledungsträgerspeicherung (Tage. Mo-
nate, Jahre) besitzen. Wird eine entsprechend hohe negative Span-
nung an das Gate gelegt, werden diese Haftstsllen positiv geladenNach Entfernen der Gateepannung bleiben die positiven Ladungen
haften, womit die Zelle programmiert ist.
Ein Betriebespennungeausfall kann auch hier den Speicherzustandnicht ändern. Der Umepsichsrzustsnd ist ca. eine Million mal
wiederholbar. Danach treten Ermüdungssrecheinungenauf. Für die
hochintegrierts Schaltungstschnik, insbesondere in der Automati-
sierungetechnik, ist die MNOS-Spsicherzelle eine praktisch un-
entbehrliche Lösung zur Programm— und Datensicherung.
1.2.8. Dynamische MOS-Spsicherzslls
Für die Speicherung mittlerer Datenmengen bei kurzen Zugriffs-zeiten sind Speicherzellen mit geringem schaltungstechnischsn
Aufwand notwendig. Bild 3 d) zeigt eine 3-Traneietor-dynemischs-
Speicherzells mit MOS-Transistorsn. Mit einem Impuls an der
Schreibslektrods 5 wird der Zustand der Bit-Leitung B in den
Kondensator C gespeichert. Durch einen Impuls auf der Leselei-
tung L wird der Speicherzustand des Kondensators gelesen. Da die
Speichsrfähigkeit des Kondensators (ca. 1 pF) nur gering ist,
muß die Kondensatorladung periodisch aufgefrischt werden (nach1 ms). Das geschieht durch Auffrischvsrstärker, die die gespei-
cherte Information des Ausgenges A messen, verstärken und in B
wieder eingeben.I
21
Die einfachste dynamische Speicherzslle besteht aus einem ein-
z1gen MOS-Traneistor. Der Gesamtepeicherableuf erfordert eine
zwsi— oden vier-Phasen-Steuerung zum Informationetraneport.
1.2.9. CCD—Spsichsrzelle (charche coupled devices)
Die ladungsgekoppelte Speicherzelle nutzt die Möglichkeit, an
Halbleiter-Oberflächen (z. B. p-dotiertes Silizium) Ladungs-
träger kurzzeitig zu speichern /8/, /10/. Zwischen nacheinan-
der angeordneten Gare-Elektroden und dem Halbleiter befindet
sich der Isolator 3102 (Bild 3 e). Werden an die Gute-Elektro—
den Potentiale unterschiedlicher Amplitude gelegt, so bestimmen
drei Potentiale die Transportrichtung der Ladungsträger. In der
Anordnung nach Bild 3 e) werden ZweipPhaeensignale angelegt, wo-
bei eine weitere Potentialstufung durch die unterschiedliche An-
ordnung der Elektroden erzeugt wird.
CCD-Elemente besitzen einen Aufbau mit sehr kleinen Abmessungen,
so daB Datenspeicher mit der größten Speicherkapazität auf Halb-
leiterbssie erzeugt werden können. Ihnen wird in der Datenverar-
beitungstechnik ein breiter Einsatz zugerechnet.
1.2.10. IZL—Schaltkreistechnik(intsgrated inJection logik)
Nach dem beträchtlichen Vorsprung, den die PMOS und NMOS-Technik
in der hochintsgrierten Schaltungetechnik erreicht hatte, gelanges mit der IZL-Technik /9/ auf der Basis von Bipolartraneistoren,bemerkenswert einfache und unterschiedlichen Belangen anpaßfähi-ge schaltungetechnische Lösungen zu finden.
Bild 4 a) zeigt das logische Grundelement mit einem pnp-Latersl-Transistor als LadungsträgerinJektor der Basis des Multikollek-
tor-Transietore. Damit ist dieser bei offenem Eingang (E I L)mit allen seinen Kollektoren in Sättigung. Erst wenn der Injek-tionsstrom Ic durch einen vorhergehenden Schaltkreis übernommen
wird, geht er in den Sperrzustand.
22
) I‘ma... c)10’5314tv/Gaüer,
a5‘ ‘P’ .
s„‚
4422ma———
A" pß ‘k
mns
Ins
'1' 1nA 141A "mA—‚h
Bild 4: IzL-Schaltkreietschnika) IzL-OR-Gatterb) IZL-Mester-Slave-Flip-Flopc) Schaltverzögerung tV als Funktion des Injektione-
Itromes Ic
Im Gegensatz zu allen bisherigen Schaltkreiefamilien erfolgtdie logische Verknüpfung nicht am Eingang, sondern am Ausgang
des Schaltkreisas. Diese Verfahrensweise entspricht dem Lei-
tunge-ODER (Wire OR) von Schaltkreisen mit offenem Kollektor.
Die Zusammenschaltungsart ist am Master-Slave-Flip-Flop, Bild
4 b) gezeigt. Am Ausgang dieses Flip-Flops ist eine RS-Zslle
besonders hervorgehoben. Ein wesentlicher Vorteil der IzL-Tech-nik besteht in der in weiten Grenzen anpaßfähigsn Veränderungdes Kollektoretromes Ic und die sich daraus ergebende Gatter-
23
verzögerungezeit tv (Bild 4 c).
Die logischen Schaltpegel sind durch den Beeis-Emitter-pn-Über—
gang des npn-Multikollektor-Treneietore auf 0,5 ... 0,7 V feet-
gelegt. Die hohe Peckungedichte und der geringe Energiebedarf
einerseits, die hohe Arbeitsgeechwindigkeit gegenüber der MOS-
Technik andererseits prädestinieren dieee Scheltkrsietechnik
zur universellsten hochintegrierten Schaltungetechnik.
1.2,11, Vergleich der wichtigsten Schaltkrsietechniken
Im Bild 5 ist ein Vergleich der Leistungsfähigkeit wichtiger
Schaltkreistechniken gegeben. Die Einordnung erfolgte nach den
für die hochintegrierte Schaltungetechnik wichtigsten Kenngrö-
Ben: Bauelementszehl pro Chip und die Gatter-Schaltverzögerung
tv‚ Dabei wird der universelle Charakter der IzL-Technik deut-
lich.
Ein Zahlenvergleich typischer Parameter der Schaltkreiefunktion
und -technologie /11/ veranschaulicht die Vorteile der IZL-Tech-nik (Bild 6).
1.3. Entwicklungstendenzen und Grenzen der Si-Hslblsiterteohnik
Auf die Weiterentwicklung der integrierten Schaltungetechnikwirken zur Zeit zahlreiche stimulierende Faktoren:
- hoher Stand des bereite erreichten technologischen Niveaus
der Si-Halbleitertechnik,- große Investitionen auf_dem Gebiet der Halbleiter-Fertigungs-
technik und Halbleiter-Prüftechnik,- hochqualifiziertes Arbeitskräftepotentiel‚- weitgehende Rohstoffunabhängigkeit der Halbleiterfertigung
24
TtV‚mps |"-/ ///////
I “57/"?'*
'
l l. . c u'0/‘5 | "“'Eeimogäif'g;:‚{-_
l. . ..
.. In: ..._..I..'.'.i..'.=...:.„:2 NMOS
+mm .nlnyzznj/T und
„L‚uns ottk - TTL
10° 16‘ 15" 16‘ 15‘BaucL/Chm
Bild 5: Gatter-Schaltverzögerung tv in Zuordnung zur Bauele-
mentezahl pro Chip hochintegrierter Schaltkreise
NAND 4—fach Einheit ‘I‘I'L CMOS PMOS NMOS I L
Fläche 10-3mm2 34' 32 7 4 3
Masken 7 6 4 7 4
mW 2 0,1 0,2 0,2 0,07
ne 10 25 1000 1o so
Bild 6: Vergleich typischer Parameter aktueller Halbleiter-
technologien /11/
25
große Erwartungen in der weiteren erfolgreichen Beherrschbar-
ksit der Si-Halblsitsrtechnik,
beachtliches Erkenntnispotential in der theoretischen Erfor—
ochung der Halbleiterphyeik und Halbleitertechnologie‚
große Erwartungen in den volkswirtschaftlichen Effekten der
Informationsverarbeitung auf der Basis hochintegrierter Schalt-
kreise für eine sehr große Zahl von Erzeugnissen.
Diese Faktoren bewirken eine weltweite Konzentration der theore-
tischen, technischen und technologischen Forschung auf dem Ge-
biet der Mikroelektronik.
1.3.1. Entwicklung des Integrationsgrades im Prognosezeitraumbis 1965/90
Der Integrationsgrad eines integrierten Schaltkreises wird durch
die Anzahl der Transistorfunktionen Je Dhip bestimmt /5/. Er ist
damit durch drei entscheidende Faktoren festgelegt:
- Fläche A des Halbleiterchips,- Flächenbedarf Je Bauelement,- Anzahl der Bauelemente, die zu einer vollständigen Transistor—
funktion benötigt werden.
Durch eine systematische Erhöhung der Güte (Reinheitsgrsd, Ver—
setzungsfreiheit) des Siliziums und der technologischen Beherr-
schung des Fertigungsprozesses wird die Anzahl der Fehlstellen
auf der Siliziumscheibe wesentlich gesenkt. Zur Zeit gebräuch-liche Siliziumscheiben haben Durchmesser von 36 ... 100 mm (Fer-
ti9Ung)‚ 120 „. 150 mm (Labor). Das entspricht Gesamtflächen
von ca. 4 000 bis 70 000 mm2. Die optimale Chipfläche folgt aus
den Kosten für das Silizium, den Scheibenprozeß und die Montage
/14/. Insbesondere die Ausbeute steht der Ausnutzung der gesam—ten Scheibenfläche durch ein einziges Chip im Wege. Die progno-
stizierte Entwicklung der Chipfläche A ist im Bild 7 gezeigt /12/.
26
A B. Tmm
Bauch tChi flach: BE . man ep /Chlp pro
1€ \\\\\\ .
10’ '
-
* x051"f 10
- empfinde,A
n
1o'°
1 Jahr860 1965 EHU uns nun 1905 1990
Bild 7: Chipfläche A und Bauelementezahl B pro Chip im Prognose-
zeitraum 1985/90 /12/
Die Vergrößerung der Anzahl der Bauelemente pro Chip (Bild 7)
folgt dem Anliegen, komplexe Funktionen wie Speicher und Rech-
ner in einem einzigen Schaltkreis unterzubringen. Damit wird
der Gebrauchswert des Schaltkreises qualitativ gesteigert, Mon-
tagekosten werden verringert und die Zuverlässigkeit hochkompli-zierter Schaltungen systematisch gesteigert. Der höchste Inte-
grationsgrad ist zur Zeit mit 90 000 Transistorfunktionen in ei-
nem CCD-Speicher erreicht /6/. Aue Bild 7 folgt. daß um 1980
die für die Schaltungstechnik außerordentlich große Zahl von
1 Mio Bauelementen pro Chip möglich wird und für 1990 die
100 Mio-Grenze überschritten werden kann.
27
Für die Speichertschnik ohne kritische Zugriffszeiten ist sins
‚olche Zahl von Bauelementen nicht übermäßig groß, da die Daten-
verarbeitung mit Magnetband oder Magnetplattsnspeichern über ei-
ne Mrd Bit pro Speichereinrichtung verfügt. Der qualitative Un-
tergchied besteht Jedoch darin, da6 diese Bauelementekapazität
1m Vergleich zu den genannten Speichermedien in außerordentlich
freizügiger Weise strukturiert werden kann.
Damit ist die Anwendbarkeit von Schaltkreisen mit über 1OO Mio
Bauelementen pro Chip ein neues, grundsätzliches Gebrauchswert-
problem. Die Nutzung als Daten- und Programmspeicher kann als
gesichert angesehen werden. Die Nutzung als produktive informa-
tionevsrarbeitende Elemente gestattet Jedoch die Schöpfung völlig
neuer Gebrauchswerte von außerordentlich hoher Qualität. Hier
liegt das entecheidende Feld der Möglichkeiten der Mikroelektro-
nik. Bild B zeigt das international realisierte und prognosti-
zierte Angebot hochintsgrierter Speicherschaltkrsise /16/. Da-
nach etehen 1985 Schaltkreise mit 1 Mega-Bit Speicherkapazitätzur Vsrgügung.
Die im Bild B angegebene Schaltkreissntwicklung nutzt bereits
die Ablösung der Fotolithographia durch die Elektronenstrahl-
lithographis und die Ablösung der klassischen Diffusionetechnik
durch Ionsnimplantation.
1.3.2. Perspektivieche Entwicklungstendenzen der Si-Halbleiter-
technik und ihre Grenzen
Für die technologisch wahrscheinliche Ausschöpfung der Möglich-keiten der Silizium-Halblsiterblocktechnik in den wichtigstenParametern und Lsistungskenngrößen ist es notwendig, einen per-
spektivischsn Zeitraum bis zu den Jahren 2000/2010 zu betrachten.
Eins grundlegende Ablösung der bisherigen Halbleitertechnik ist
nicht zu erwarten, da der halbleitertechnologischs Vorlauf die
derzeitigen Strukturvorstellungen der Anwender wesentlich über-
steigt /4/‚ /6/. Nach /5/ wird die eihnvolle maximale Chipflä-chs A etwa im Jahre 2005 mit 100cm2 erreicht (Bild 9).
26
10’ .TBit pro rru-nz Imdyn.RAM ID‘K Gen.
256K „m:,0:
E‘K "
sann6K ‘1
00° qmm)
‘K (45mm1.000
In: n030001K /"/ /(hämm‘)
ISGMRnhr(10mm')
750 Gatter’ 10’
// (12,2 rnrn" Chipfläehe) '0
|0 Jdt
1965 1970 1975 1900 m
Bild B: Entwicklung der Speicherkapazität dyn. Speicherechelt-
kreise 1m Prognosezeitreum bis 1985 /16/
Damit würde z. B. eine existierende Silizium-Scheibe von 36 mm
Durchmesser ele runde Ein-Chip-Scheibe unzerteilt verwendet.
Um bei einer einnvollen Scheibeneuebeute von 10% zu bleiben,
müßte Jede 10. Scheibe fehlerfrei arbeiten, wobei der derzeit
übliche nichtredundante Scheltungeentwurf zugrundsgelegt wird.
Bei der Einschätzung der minimalen Strukturebmeeeungen muß eine
Vielzahl von Einflußfaktoren erfaßt werden, so deB sich Je nach
Halbleitertechnologie, Schaltungetechnik und Fertigungstechno-logie unterschiedliche Grenzen ergeben /5/‚ /6/ (Bild 9).
29
Im, dI'I'Nl'l man: A l
AIIJ'
l Ücnrv r
i011!"
_|_ MIME Ans—unsth
I 1cm'
num I
d__ _ _ -_ _ _..__ _ *L'fl‘ia'älu‘lfimi.
i 10mmz _
110°“ fimJ- _197LL0.W_'Cm.S) _.
-_ ._ mm_mmw._ __ _______
10
I50 19m «an 1993 2000 ZMO Jan. 2020___
Bild 9: Entwicklung der Chipfllche A und der minimalen Strich-
breite d bei hochintegrisrten Schaltkreieen /5/
Bie zum Jahre 1980 gelten Strichbreiten von 1 pm als technolo-
giech beherrschbar. da sie lebormäßig bereite realisiert sind.
Die Fertigung kleinerer Strichbreiten als 1 pm ist mit Hilfe der
Raster-Elektronenstrehl-Mikroekopie und der Ablösung materieller
Masken grundsätzlich möglich, da der Elektronenstrahl mit einem
Durchmesser von 0,2 nm gegenüber der Wellenlänge des Lichtes ein
hinreichendee Auflösungevermögen besitzt /16/. Die elektronisch
bedingte kleinste Strichbreite wird in /17/‚ /18/ mit 50 und
30 nm angegeben. Jedoch kann sie nicht vor dem Jahre 2010 er-
reicht werden. Nech /6/ erscheinen Strichbreiten von 0,1 pm mit
Hilfe der Elektronenstrehl-Lithogrephis bereite nach 1980 als
realisierbar.'
30
In Bild 10 iet der Stand der Technik 1976 (Spitzenleistungen)
nit den elektroniech—technologiechen Grenzen in Vergleich ge-
aetzt /3/. Die minimale Größe von Einzeltraneietoren und die
meximele Integrationedichte orientieren aich an klaeeiechen
Schaltungakonzepten der binären digitalen Schaltkreietechnik
(Traneiator- und Getterfunktionen).
zeit 104 bit
M°"'"“°1° 222231592976
2122258333301? 1 00°sz 11m2
gigätgleIntegratione- 104 Fetter/cm2ääät;r}2;2
“T*::::%:t:°t:::::::-
ne 1 pe
Picazafieäzhzigizät-
m m pe
Taggnlfitffgß‘lf’"30 MHz 3 GHz
täzgtngzäazzzcämn- wo
min. Speicher-Zugriffe- 10 n6 0.1 n3
Bild 10: Vergleich wichtiger Kenngrößen integrierter Schelt-kreiae /3/
1.4. Wertung der Mikroelektronik
Die überragende Leistungsfähigkeit der Si-Helbleitertechnik
und -Fertigungatechnologie liegt in folgenden Hauptmerkmalen
/4/. /5/. /6/:
31
Kollektiver Fertigungsprozsß einer außerordentlichen Anzahl
von Funktionselemsntsn.
Daraus folgt die hohe Ökonomie des Fertigungsprozesses und
die damit ermöglichte Preisdegression dieser Technik.
Extrem elegante Verknüpfbarksit (Programmierbarkeit) der ein-
zelnen Funktionselemente zu Gesamtfunktionen.
- Diese Eigenschaft der elektronischen Schaltkreiselsments ge-
stattet eine mit anderen Techniken unvergleichliche Flexibi-
litlt der Funktionsenpassung an nahezu beliebige Aufgebenklas-
esn.
_ Hoher und ultrahohsr Integrationsgrad von Einzelelementen zu
einem einzigen komplexen Funktionselement.1
. Das ermöglicht es, nehezu beliebig komplizierte Strukturen
der informationsverarbeitendsn Technik in einem geschlosse-
nen Fertigungsprozeß herzustellen.
- Hohe Lebensdauer und Verschleißfreihsit der technischen Grund-
elemente.
- Das ist die entscheidende Grundlage der hohen Zuverlässigkeitund der Wartungsfrsihsit, die für hochkomplexe Systeme gefor-dert werden muß.
- Extrem geringer Energiebedarf des Einzelelementes.
- Die Reduktion des Energiebedarfes pro Schaltkreiselement ist
eine wesentliche Realisierungsvoraussetzung für hochkomplexe
informationsverarbsitende Geräte.
- Maximale Arbeitegeschwindigksit.'
InteQrationsgrad und Arbeitsgeschwindigkeit der Elemente be-
stimmen die Zugriffszeiten und damit den Datendurchsatz, d. h.
die Leistungsfähigkeit der technischen Geräte.
Mit diesen Eigenschaften erweist sich die Mikroelektronik als
prädestinierts Technik zur Informationsverarbeitung in nahezu
beliebigen Prozessen.
32
2. Aufbau und Funktlon mikroelektroni-echer Schaltkreise
Den entscheidenden Durchbruch erreichte die hochintegrierte
Schaltkreistechnik mit der Entwicklung des ersten Mikroprozes-
sor-Systeme MCS 8 /26/ im Jahre 1971, bestehend aus einer Ein-
Chip-zentralen Verarbeitungseinheit (CPU, csntrel proceseor
unit) nach dem Vorbild des Prozeßrschnsre PDP 8, Programmspei-
chsrn (ROM, rsed only memory, Nur-Lese-Speichsr) und Datenspei-
chsrn (RAM, random sccees msmory, Speicher mit wahlfreiem Zu-
griff) als Lese-Schreibspeicher.
Im Unterschied zu den integrierten Handrechnern, die im allge-
meinen nur ein festgelegtee Repertoire an arithmetischen Rechen-
funktionen beinhalten , gestattet der Mikroprozessor eine frei-
zügige Programmierung für unterschiedlichste Aufgaben. Mit 48 ele-
mentaren Befehlen ermöglichte er den Aufbau beliebiger Programme,
wodurch die qualitativen Merkmale der Universalität von Rechen-
anlagen grundsätzlich erfüllt wurden. Da der Mikroprozessor nur
aus einem Schaltkreis bestand, eröffneten sich ihm spontan außer-
ordentliche breite Eineatzmöglichkeiten. Seit 1971 vollzog sich
eine rasche Weiterentwicklung der Mikroprozessortechnik.
Für den Anwender mikroelektronischer Schaltkreise ist der innere
Aufbau der Funktioneelemente nur eo weit von Interesse, als ee
- zur Funktionsbeschreibung,
- zur fehlerloeen Zueammenschaltung,
- zum Entwurf der im allgemeinen unumgänglichen Randelektronik und
- zur Erklärung elektronischer Effekte beim Geräteentwurf
notwendig ist,
Innerhalb der firmenepezifischen Schaltkreisfamilien besteht eine
lückenlose Kompatibilität für die Zusemmenschaltung aller Funk-
tioneelemente.
33
Im allgemeinen werden die Signalbedingungen der TTL-Schaltkreis-
tschnik für alle Ein- und Ausgangspegel zugrunde gelegt, Damit
wird zugleich ein breiter Übergang zu den Standard-MSI—Schalt-
kreisen der TTL-Tschnik und den dazugehörenden Kappslslemsntsn
für syetemfremde elektronische Bauelemente (z, B, LED-Display.
Relais usw.) gewährleistet.
Auch MOS-Schaltkreiee der mittelintegrierten Technik ermöglichen
immer mehr die TTL-AnschluB-Kompatibilität.
2.1. Mikrogrozessoren
Der Aufbau von Mikroprozessoren ist durch ihre rechentechnische
Grundstruktur bestimmt. Im allgemeinen enthält ein Mikroprozes-
sor (CPU) mindestens die Funktionsblöcke:
— Rechenwerk = arithmethisch logische Verknüpfungseinheit
- Steuerwerk = Zeit- und Ablaufsteuerung zur Befehleabarbsitungund
- Speicher (Register) zur Befehls-, Adressen- und Datenzwischen-.
Speicherung.
Diese Funktionsblöcke erlauben die Abarbeitung einer festgelegtenAnzahl von elementaren Befehlen (Instruktionen) in einer durch
ein Programm festgelegten Reihenfolge. Zu einem Mikroprozessor-
system gehört neben der CPU eine unterschiedliche Anzahl von Er-
gänzungaschaltkreisen. Die wichtigsten sind:
RAM'e - Less-SchreibspeicherROM'e - Festwertspeicher und
E/A - Ein-Ausgabeachaltkreise unterschiedlichster Art.
Ergänzt man Mikroprozessor-Module, bestehend aus den genannten
Schaltkreisen, durch Peripherie—Einheiten der Rechentechnik
(Tastatur, Anzeige-Displays usw.)‚ so entstehen Mikrorechner.
Diese wiederum können zu Mikrorechner-Systemen (Mikrorechner-
Ahlagen) erweitert werden, wenn ein weiterer Ausbau mit Bauein-
heiten der Rechentechnik vorgenommen wird (Lochstreifen-Leeer,
34
-Stanzer‚ Drucker, Magnetbandepeicher uew.). Die Grenzen eind
Jedoch fließend.
Werden Mikroprozeeeoren in epezielle Gerlte eingebaut - dee 1et
der weitaue hlufigere Fall - eo epricht man allgemein von mikrm
prozeeeorgeeteuerten Geraten, epeziell z. B. von programmierba-ren Waagen, Mikroprozeeeor-Reglern uen.
2.1.1. Mikroprozeeeor FW—Erfurt U 8080 /1B/, /36/, /68/, /71/‚/91/. /92/
Der integrierte MOS-Schaltkreie im iapoligen DIL-Pleetgehluee
iet eine Zentrale Verarbeitungeeinheit (ZVE) in p-Kanal-Silicon.
Gate-Technologie für den Aufbau von Mikroprozeeeor-Gerüten und
Hikrorechnern.
charakterietieche Merkmale eind:
- B-Bit-Perellel-ZVE auf einem Chip (CPU, central proceeeor
unit),- Beeie-Befehleeatz 48 Befehle,- maximale Taktfrequenz 500 kHz,
-'typieche Befehleaueführungezeit 20 pe,- TTL-Kompatibilitlt (Einglnge und Takt),- Lon-Power-TTL-Kompatibilitüt (Auegünga),- direkt adreeeierbare Speicherkapazität 16 k-wOrte,- beliebige Erweiterung der Speicherkapazitlt durch programm-
unteretützten Speicher-Bank-Eetrieb,- Betufiger 14-81t-Adreeeen-Stack-Speicher,- 7 frei verfügbare Datenragieter, .
- INTERRUPT-Möglichke it ,
e) Äußere techniecha Kennwerte und Eigenecheften
Die nachfolgend angegebenen technischen Kennwerte - Anschluß-
belegung, etatieche und dynamische Daten - beziehen eich auf
die 18polige Schaltkreieeuaführung dee UBOGD /92/. Sie geben
lediglich eine kurze Übereichtainformation
- Anschlußbelegung
35
Pin 5uräbgz. Beechreibungf
1 UDD Betriebsspannung UDD- -9 v
2 D7 Datenbus-Ein-/Ausgang 7
3 D6 Datenbus-Ein/Ausgang 6
4 05' ' 5
5 D4' ' 4
6 03' ' 3
7 02' ' 2
3 01 Datenbus-Ein-/Ausgsng 1
9 DO' ' o
10 Ucc Betriebsspannung UCC- +5 V
11 52 Status-Ausgang 2
12 51 Status-Ausgang 1'
13 SO Status-Ausgang O
14 Sy Synchron-Ausgang
15 CZ Taktsingsng 2
16 C1 Taktsingang 1
17 RD READY-Eingang
1B IT INTERRUPT-Eingang
- Typische statische Kennwerte
Betriebsspannung:
Betriebsspannung:
Stromaufnahme:
Ausgangsspannung:
U
U
I
Eingangsspannung: U u UDD... Ucc - 4.35 V
U
U
U
I +5 V
I -9 V
I ..(I
0.25 v
0,45 v
t) - -30...-so mA
cc
DD
DD cc* ILas
eL
BH UCC - 1,5 v ... Ucc + 0,3 V
- +O,4 Vmax, I
- +2‚4 Vmin, I
- 0,4 mA
- -o‚2 mAaL
aH
aL
aH
- Typische dynamische Kennwerte
Taktperiode:
Anstiegs- und Abfallzsit der Eingangssignale: 50 ns
Kapazitäten der Eingangs- und Ausgangs-Anschlüsse: 5 ... 10 pF
2 ... 3JUB
36
_IIl
I4
.:_
_
38a:
85.
I+
.EL.
_
0.:
I
_II
HF.._
zwang:
8M
8M
EH
8M
8M
EH.
M8.
m
o
m
s
n
N
_
>m|
Bild 11: Anschlüsse des Mikroprozessors UBOBD mit den zuge-
ordneten Klemmenschaltungen (intern und extern)
/91/ . /92/
37
Bedeutung der Anschlußbelegung UBOBD
D7__‚Do: Datenbus, bidirektionale Ein-Ausgänge für den
Transport allgemeiner Daten zwischen CPU und äußeren
Scheltkrsisen. Diese Daten können Zahlen, Befehle oder
Adressen sein. Dse Datenformat iet durch den BBit-Bue
(ein Byte) festgelegt, so daB z. B. Adressen sus zwei
Byte sequentiell gebildet werden.
ucc‚ UDO: Vereorgungsspannungen +5 V und -9 V ohne CPU—
internen Masse-Anschluß. Die Teilung der Gesamtspannung
von -14 V für den p-Ksnal -SGT-MOS-Schaltkreie
licht seine TTL-Kompatibilität.
01, CZ: Tsktsignal-Eingänge (clock input) mit zwei nicht-
überdeckenden. phaeenverechobenen Tsktsignslen der Frequenz
fc - 480 kHz.
Sy: Synchronisationstakt: f = fc/Z - 240 kHz.
82, 51, 5°: Zustandesignsle. In Abhängigkeit vom Tsktzu-
stand des Prozessors wird eine entsprechende Belegung
(O/I) der Signale 823180 (maximal 8 unterscheidbere Takt-
zustände) nach außen mitgeteilt.
RD: Bereitechsftsmsldung (BEAQY) zur Programmforteetzungin Abhängigkeit von der Peripherie.
IT: Unterbrechungssnmsldung (ENIERRUPT)zur Einleitung eines veränderten Programmablaufs in Abhängig-
ermög-
keit von der Peripherie.
Elektronisches Klemmenverhslten
Eingangsseitige TTL—KompatibilitätIn der Darstellung der CPU nach Bild 11 ist die Bedingungfür die TTL-Kompatibilität am IT-Eingang angegeben. Der
Treiberwiderstand von 1k dient dem sicheren Erreichen des
H (high)-Pegele.
Auegangeesitige TTL—KompstibilitätDie volle TTL-Kompatibilität zu Standard-TTL-Scheltkrei-
een läßt sich nur über einen zusätzlichen Stromveretär-
kungs-Transistor erreichen (z. B. KTSZBB).Bidirektionsle Bus-LeitungenUm über die gleichen Anechlußklemmen Daten sowohl senden
36
sls auch empfangen zu können, ist ein Umschalten der Aus-
gangsklemmen aller an den Datenbus angeschlossenen Schalt-
kreise in einen neutralen Zustand möglich (Drei-Zustande-
Ausgange, three etste outputs). Mit gewiesen Einschrän-
kungen kann diese Eigenschaft auch mit Schaltkrsiesn er-
reicht werden, die ausgangsseitig offene Kollektoren be-
sitzen (z.-B. 0103). In beiden Formen ist der Ausgang für
den neutralen Zustand hinreichend hochohmig.
b) Innerer Aufbau der CPU/UBOBD
Die Blockstruktur der CPU uaoe ist im 'Bild 12 gezeigt /71/. /91/.
Alle Blöcke sind über einen B-Bit-Datsnbus (echt Datenleitungen)so miteinander verbunden, dsß sowohl in die Blöcke hinein als
auch aus den Blöcken heraue Daten transportiert werden können.
Die Tätigkeit Jedes Blockes wird über Steuerleitungen singe-
leitet und beendet.
Die Blöcke haben folgende Aufgaben:
- Die Zsit- und ZVE-Steuerung setzt den von außen ständig an-
liegenden Zwsiphasen-Takt (01, 02) in ein Synchronisations-
signal (S ) und in drei Maschinsnzykluesignele (So, 51, 32)um. Damit kann ein Maschinenzyklus aus maximal acht Zustän-
den bestehen. Sie bestimmen in Abhängigkeit vom Bereitschafts-
signal READY (RD) und Unterbrechungssignsl INTERRUPT (IT) den
zeitlichen Ablauf der Befehlssbarbeitung.
— Der Befehlszähler (PC. progrgm countsr. Programmzähler)lie-
fert entsprechend dem Zählerstand die Adresse der abzuarbei-
tenden Befehle. Da eine Adresse max. 14 Bit (für 16 K-Spei-
chsrplätze) umfassen kann, muß sie in einen niederwsrtigsn
(B-Bit) und einen höherwertigen (G-Bit) Teil zerlegt werden
und durch einen Multiplexer in zwei Worten auf den B-Bit-Da-
tsn- und Adrsßbus übertragen werden. Die sieben AdraB-Keller-
speichsr (Stack) gestatten das Zwischenspeichern von Adressen
(14 Bit) nach dem LIFO-Prinzip (last in-first eut, zuletzt
hinein - zuerst hinaus). Im einfachsten Programmablauf wird
39
dgr Befehlszehleretend mit der Abarbeitung einae Befehlee um
1 oder 2 oder 3 - Je nach Befehleert - automatisch erhöht, eo
d‘ß die Adreeee dee nachfolgenden Befehle im Befehlezlhler be-
reitetaht. Bei Unterprogremmaufrufen wird die aktuelle Adresse
das Unterprogremmea in den Befenlezlhler gebracht. Nach Beendi-
gung der Unterprogremmbeerbaitung wird mit einem Rückkehrbefehl
die zuletzt in den Stack geladene Adreeee wieder in den Be-
fehlezähler übertragen, eo da6 dae Hauptprogramm folgerichtig
abgearbeitet werden kann. Der AdreB-Stack-Pointer (Zeiger dea
Adreß-Keller-Speichere) organieiert dae interne Umepeichern
der im Stack aufgehobenen Adressen. Mit den 7 Stecke leaeen
sich maximal 7 Rückeprungedreeeenaufheben. Bei Überfüllung
das Stack geht die zuerst eingeledene Adreeee verloren.
Ober den Detenbue-Puffer erfolgt die Übertragung von Adreeeen
oder Daten zu den äußeren Speichern bzw. Ausgabe-Baugruppen
oder umgekehrt der Empfang der geleeanan Daten oder Befehle
aua den Speichern bzw. den Eingabeeinheiten in die CPU.
Befehle gelangen in das Befehleregieter und werden anschließend
im Befehladskoder entschlüeeelt. Die Entechlüaeelung wird durch
eine Logik vorgenommen, die die funktionellen und zeitlichen
Abläufe für die Abarbeitung von 228 elementaren Befehlen (In-
struktionen) feetlegt, die sue den 48 Baeiabefehlen gebildetwerden können. Aus dem erkannten Befehl, der abzuerbeiten iet,
folgt die entsprechende Zyklueeteuerung. Zur Realisierung dee
Datentransportee,logischer und arithmetischer Befehle wird ein
einziges Befehlewort benötigt. Bei Zweiwort-Befehlen iet an
den Befehl ein zu verarbeitendee Datenwort gebunden. Für Sprung-und Rufoperstionen werden Dreiwort-Befehle benötigt.Aue dem Operstionacode einee BBit-Wortee können maximal
2B - 256 elementare Befehle unterschieden werden, wovon im
Mikroprozessor UBOBD 228 genutzt werden.
Daten werden in den Akkumulator A oder in die B-Bit-Regiater B
233_E gebracht, Durch eine Regieter-Selektion wird ihre unab-
40
hängige Verwendbarkeit ermöglicht, Ihre Adressierung ist durch
folgenden Code festgelegt:
A, 000, 0 Akkumulator
B, OOI, 1 allg. Register
C, OIO, 2" "
D, 011, 3' " "
E, IOO, 4" "
H, IOI, 5 AdreB-Register
L, IIO, 6" "
M, III, 7 Speicheredreseierung über die
AdreB-Register
H (höherwertiger Teil) und
L (niederwertiger Teil)
0°Daten- u.
Adreß -E|'n - D7...
i‘ll. Dahnbus
ALUArithmetik-
— Einheit
Befehls- Dekoder
Z yklus-Kodierung
.-Stack
-
Poinler
u
Takt Sy Synchronisation
Reody2
}ZVE-Zyldus-CodcInterrupt IT 2
Bild 12: Blockschaltbild des Mikroprozessors UBOBD /91/, /92/
41
Besondere Verwendung finden in den Mikroprozessor-Befehlen
die Register:
A als Akkumulator
Der Akkumulator liefert bei arithmetischen oder logischen
Operationen einen der zwei Operanden und hebt das Resultat
der Operationen auf.
H und L als AdreB-Speicher für die indirekte Adressierung
externer SpeicherplätzeDer Inhalt der Register L und H ergibt gemeinsam den mit
M (gemory) bezeichneten Speicherplatz des externen Speichere.
Dabei enthält L den niederwertigen B-Bit- und H den höher-
wertigen 6-Bit—Adreßteil der 14 Bit Adresse. Die verbleiben-
den 2 Bit sind ohne Bedeutung,
Sämtliche Verknüpfungen zweier Datenworte erfolgen in der
arithmetisch-logischen Einheit (ALU).
Zu verarbeitende B-Bit—Worte werden in den temporären Registern
a, b zwischengespeichert. Zu den Aufgaben der ALU gehört die
Realisierung von Befehlen zur Addition, Subtraktion, logischen
UND—, ODER—Verknüpfung,zum Größenvergleich, zum Erhöhen oder
Erniedrigen von B-Bit—Worten. Die arithmetisch-logieche Ein-
heit ist das Rechenwerk des Mikroprozessore.
Die Bedingungs-FliE-Floge (Flags, Zeichen) werden in Abhängig-keit vom Resultat der Verknüpfungsoperation der ALU gesetzt
(Übertrag, Null, höchstwertigetee Bit, Parität). Sie gestat-ten Programmverzweigungen, Ruf-, Sprung— und Rücksprungopera-
tionen.
Die Bedingungs-Flip-Flops (Flage) heißen:
C (garry) = Übertrag, Z (gero) = Null,
S (iign) = Vorzeichen, P (Barity) = Parität.
Ihre Zustände werden durch entsprechende Befehle ausgewertet.
wobei folgende Symbole als Bestandteile der Befehle festge-
legt sind:
42
C für C -'I (csrry) bei Übertrag des Resultatss
ND für C - O (no carry) kein ÜbertragZ für Z - I (zsro) Resultat ist null
NZ für Z - 0 (no zero) Resultat ungleich null
M für's - I (minus) Resultat ist negativ
P für S - O (plus) Resultat ist positiv
PE für P - I (parity evsn) Resultat ist geradePO für P - O (parity odd) Resultat ist ungerade
Die Bedingungs-Flip-Flops geben der4Progrsmmgestaltung eine
große Flexibilität.
c) Zeit— und Ablaufsteuerung der CPU UBOBD
Die Abarbeitung eines Befehls des Mikroprozessors erfolgt in ei-
nem, zwei oder drei Meschinenzyklen (M—Zyklen). Jeder Maschinen-
‘zyklue wiederum zerfällt in Zeit-(Tekt-)Zyklen (T-Zyklen) unter-
schiedlicher Länge. Der zeitliche Ablauf der Befehlsabarbeitung
ist somit sowohl durch den aktuellen Befehl als auch durch die
externen Steuersignale"festgelegt. Als externe Steuersignale -
dienen immer die Signale C1, C2 als Grundtakte und die Signale
Interrupt IT (Unterbrechung) und Ready RD (Bereitschaft) als
Modifikation der Tezyklen-Anzahl. Hinzu kommt eine Beeinflussungdes T-Zykleneblaufes beim Einschalten des Prozessors oder durch
das Lesen eines Halt-Befehls. Bild 13 zeigt die Zeitsteuerung
(T-Zyklen) des Prozessors UBOBD.
In den angegebenen 6 T-Zyklsn vollziehen sich prinzipiell alle
Operationen des Mikroprozessors sowohl innerhalb des Schaltkrei-
ses als auch extern in der Randelektronik. Eine aktive Funktion
zur Befehlsabarbeitung haben Jedoch nur die 5 Grundzyklen T
bis T5:1
- T -
_ Der Befehlszähler (PC) sendet den niederwertigen Teil
7"'Do' T1‚ Nach dem Aussenden wird der Befehlszahlerstand automa-
seines Zählerstandes (B Bit) aus: D
tisch um 1 erhöht.
Statusanzeige für T1: 525150 = 010
- T :
43
Der Befehlezähler (PC) sendet den höherwertigen Teil
seines Standes (6 Bit) aus: Ds.„D°‚ T2_Nisderwertiger und höherwertigsr Teil bilden gemein-
eam die Adresse (14 Bit): 613...A°.Sie wird in einem externen Auffangregieter (1stch) zwi-
schengespeichert, bis die Daten aus dem entsprechenden
Speicherplatz gelesen sind.
Eine Erhöhung des Befehlszähleretandss des höherwerti-
gen Teiles erfolgt aus dem Übertrag des niederwertigenTeile.
Die verbleibenden zwei Bit D7D6 des zweiten Taktes ent-
halten den Code für die Art des in Abarbeitung befind-
lichen Meechinenzyklus.
Statusanzeige für T2: 823150 - 100.
Nachdem mit T1 und T2 die Adresse eines Programmspei-
cherpletzee am Speicher enlisgt, wird 1m Takt T3 der in
diesem Platz befindliche Befehl gelesen (Bsfehlholen)und in das Befehlsregister gebracht.
I
Ebenso werden im Takt T3 Daten aus dem externen Spei-cher gelesen oder Daten in den externen Speicher ge-
schrieben, wenn der entsprechende Maschinenzyklue vor-
liegt.
Statusanzeige für T3: 823130 - OOI
Die Takte T4 und T5 dienen der Ausführung eines Befehle
innerhalb der CPU (Rechenwerk- .und Registeropsretionen)Sind keine entsprechenden Operationen auszuführen, so
werden diese Takte übersprungen.
Statusanzeige für T4: 828130 = III,
- IOI.T5: 323130
c1 11.11 J'LI’LJ'U’LJ'LI'LLI'LI'Lc2 NWWWWWWW
SV [—1 /—\ I—\ 1—1 1—\ /—\ mmso
'\ o o o 0 l 1 1 1 1
s, J 1 1 l o o o l 1 1 o
521 \_o_l 1 '\ o o o I 1 1
T1 I T1 T2 T3W T3 T 3S T1. T5IT Adressen aus- Warten Daten- Stop Befehlsaus-
erkannt senden transport führungen
44
Bild 13: Maschinenzyklus mit der maximal möglichen Anzahl
von T-Zyklen
Diese 5 Grundtakte können modifiziert werden:
-T:1I
3W:
Am Ende eines jeden Befehles wird die Interrupt-Lei-
tung abgefragt. Liegt eine Interrupt-Anmeldung vor,
I
gesetzt und anstelle des Zustandes T1 der ZUstand
SO ist IT = Dann wird ein internes Interrupt-FF
T11 angenommen. Intern unterscheiden sich T1 und T11nicht, jedoch wird nach außen zur Bestätigung der In-
terrupt-Anerkennung ein anderes Statussignal ausgesen-
det.
T2 folgt ohne Erhöhung des Befehlszählerstandes.
Statusanzeige für T11: 528150 = IIO.
Ist am Ende des Zustandes T2 die BereiteLeitung RD
d. h_‚ es ist RD = o,
der weiteren Befehlsabarbeitung warten,
nicht I, so muß die CPU mit
bis die Be—
reitschaft RD I gemeldet wird. Erst dann geht T3W
45
in T3 über. Liegt RD stationär auf I, so wird Tawübersprungen. Der Zustand T3Wkann ein beliebiges Viel-
faches eines T-Zykluaees betragen. Die Dauer der Warte-
zeit der CPU hängt z. B. Von den notwendigen Datenlese-
zeiten langsamerer externer Speicher ab. So kann grund-
sätzlich nach T2 ein Taw-Zyklue folgen, um ein sicheres
Datenlesen zu gewährleisten.
Statusanzeige für Taw: 323150 x OOO.
Wurde in T3 ein programmierter oder über einen Eingabe-
kanal anliegender Halt-Befehl gelesen, so geht die CPU
in den Tas-Zustand (Stop).
Ebenso wird T33 eingenommen, wenn die Betriebsspannung
zugeschaltet wird.
Das Verlassen des Stop-Zuetandes kann mit Hilfe eines
- T38: .
kurzen Interrupt-Impulses (IT-I) ausgelöst werden.
‚Der T33
. Statusanzeige für T35: 325180 s OII,
-Zuetand kann beliebig lange dauern.
Das Zuetands-Flußdiagramm (Zuetendsgraph) Bild 14 zeigt die mög-
lichen Übergänge zwischen den T-Zuetänden. Die beeinflußbaren
Bedingungen für den Übergang von einem T-Zustand in einen ande-
ren sind an den Pfeilen oder in den Bedingungskästchen in der be-
schriebenen Weise angegeben. Dae nach einer Interrupt-Erkennung
gesetzte INT-FF bleibt eo lange I, bis der Ein- oder Mehr-Byte-
Interrupt-Befehl abgearbeitet ist, danach wird es automatisch
rückgesetzt,
Unter Verwendung der Grund-T-Zyklen T1, T2, T3, T4, T5 kann der
Mikroprozessor UBOBD folgende Maschinsnzyklen (M-Zyklen) abar-
beiten:
- PCI: . (gut gontrol instruction), Befehlsholezyklus. Jede Be—
fehlsabarbeitung beginnt mit einem PCI-Zyklus, da sich
alle Befehle im externen Programmspeicher oder in der
Peripherie befinden.
. M-Zyklue-Code für PCI: D706= DO.
46
l
INT-FF-I g
Bild 14
- PCR:.
- PCW: .
- PCC: .
Zustandegreph zur Beschreibung der Übergängezwischen
den T—Zuetänden (32,81,S°)
(gut Eontrol Lesd), Speicherlese-Zyklue‚ Im Ergebnisdee im PCI-Zyklus erkannten Befehle werden Daten vom
Speicher in die CPU transportiert.
M-Zyklus-Code für PCR: D706 - IO.
(gut Eontrol write), Speicherechreib-—Zyk1ue. Entgegen
gesetzt zum Leee-Zyklue werden Daten in den externen
Speicher geechrieben.
M-Zyklue-Code für PCW: D D -
7 6II
(gut gontrol 2511), Ein-‚ Ausgabe-Zyklus. Deten werden
sue der Peripherie in die CPU oder von der CPU in die
Peripherie transportiert.
M-Zyklus-Code für PCC: D D7 6
I OI.
d) Blockstruktur eines einfachen Mikrorechnere mit der
CPU UBOBD
Um den Mikroprozessor UBOBD in einem speziellen Gerät oder als
Mikrorechner nutzen zu können, ist ein funktionegerechter Auf-
47
bau vollständiger Baugruppen notwendig. Ein Anwendungebeiapiel
1.: in der Firmendokumentation dee Kombinetee Mikroelektronik
beechrieben /91/.
Die 1m Bild 15 gezeigte Blockecheltung nach /91/ enthält folgende
Funktionegruppen:
CPU UBOGD ele Mikroprozeeeor zur Befehleaberbeitung und Zeit-
und Ablaufeteuerung.
Tektgenerator für den nicht überlappendenZweiphaeentekt C1,02 von z. B. 500 kHz-
Bue-Treiber zur Stromveretärkung der Signale D7 ... Do.- Auffang-Adreß-Regieter für die niederwertigen (BBit)- und hö-
herwertigen (BBit)-Adreßteile der Takte T1 und T2 eowie für
die zwei Bite D7 06 zur M—Zyklue-KodierupgPCI, PCW, PCR, PCC.
- Adreßechalter zur Bildung der Geeemtadreeee A13.‚.A°und zur
Blockauewahl der ROM- bzw. RAM-Speicherblöcke.- Programm- und Datenepeicherblöcke (ROM, RAM).- Ein-, Auegabetore, die aue Puffer-Regietern oder -Gattern ge-
bildet werden und die Eingabe bzw. Auegabe von Daten ermögli-
chen.
- E/A-Tor-Decoder zur Bildung der entsprechenden Tor-Adreeee aue
dem E/A-Adreßwort (RRMMH) und der E/A-Steuerung (I/O).- Eingabe-Multiplexer zur Übernahme der Eingabe- und Speicher-
Daten auf den bidirektionalen Bue der CPU.
- Steuer-Logik zur Verarbeitung externer Steuereignale wie Inter-
rupt (IT), Bereitechaft (R0), der Statueeignale der T-Zyklen
828180, der Synchronieation S ‚ der M—Zyklue-KodierungD7 06für PCI, PCR, PCW, PCC eowie der Ein-Auegabe-Tor-Adreß-Bit-
gruppe RR zur Ein-Ausgabeeteuerung.
.u
NU
+0
oEcEm-535
N:x
8m.cuo.xu»
3:.
nh
Ico.uo.::Iums
J
um
„on_u.»
_h
ab
t.
5.8.5
o:
3,....E
„IIImmv
C1.88
..
„.312
Esfimätu
„39:5-
än
imzH
.cunuu„u<
3
#30
ca.50
fismnzfismnz
ÜSmnon
unuan=<ucu.uo
gnmsnBlockstruktur eines einfachen Mikrorechners mit derBild 15:
nach /91/CPU ueoao,
49
e) Befehle des Mikroprozessore UBOBD
-ge_fgl2r_uk_wlA11e Befehle, Daten und Adressen sind sue B-Bit-Worten der
. n
Form 0706050403020100mit der Stellenwertigkeit Dn(Dn- 2 )
zusammengesetzt. Sie bestimmt den Maschinencode der Befehle.
Befehleetruktur:
Ein-Wort-Befehle: Verwendung:
07060504D3020100 Befehlacode Interner Register—transfer, Operatio—nen mit internen Re-
gieterdaten, Ein-/Ausgabe-Operationen,Helt-‚ Rückkehr-/und Verschiebe-Befeh—
13, Memory-Operstio-nen
_Zwei-Wort—Bsfehle: Verwendung:1. Wort D7DSDSD403D201DO Befehlecode Operationen mit vor-
gegebenen Daten
2. Wort B7BBBSB4838251Bo Datenwort
_Drei-Wort—Befehle: Verwendung:1. Wort 0706050403020100 Befehlscode Ruf? und Sprung-Ope-
rationen‘|
2. Wort A A A A A niederwer-A7 s 5 4A3A2 1 o
tige 8 Bit
d. Adresse
3. Wort X X A A A A A höherwerti-13 12 11 10 sAe
ge 6 Bit
d. Adresse
Die Bits D7 und D6 im 3. Wort (A15A14)werden von der CPU nicht
bearbeitet und sind wehlfrei.
Eine genaue Beschreibung der Beeisbefehle ist in der Tabelle 1,
Teile 1 bis 3, angegeben. Darin sind externe Speicherplätze
(memory) durch M beschrieben, zu deren Adressierung die Inhalte
der Register H und L verwendet werden.
Bei Register-Operationen ist für die Kodierung der Quellregister
(source) SSS und der Senkenregister: Zielregister (drain) DDD.
Im Binärcode ist für logisch "Eins" das Zeichen "I" verwendet.In den E/A—Befehlen beschreiben RR den Code der Torgruppen und
«OH:m*mmlLOumHJE:xJ<.3
ILmuchmLmecL„H
_‚nckwmcc:war
CucmrmrIchfir
4’712?
.
.
om
B
an.
0:2.:
>mau>mau28-8...BASILS„mm
ooH
HHooo
m“
Eou.La0uco>o
uc:z
A>ovlazvlfiA>ovlazvlfiz
mmm
HHH
HHOOH
„w
w
>LLoou>o>o
ESL
„co>
12.5.26
CQVLLTASILEL
mmm
mmmHHooH
m
m
3xx<EH
umuazmoz.uaach|:xx<
om
...um
ü
H
„4:
zuLzu
EJN
0m...nmzaumo
ouu.;Nn
0m...nmon0m...nmonHnw
ooH
oHooo
...„n
z
co>
z
„2793:9:z
man
HHH
oHooH
r
n
.LoameLu<.L
„.>
„Anzcu
oLoflszunsm
ALVIAALVIAL
msm
mmm
oHooH
:
n
3xx<E“
umuazoom.:xx<EJN
om
...um
‚o...
HHHz
>o
.3
omiKmcoäo
Swing
„>ov+om...nml„>ov+om...nmlHo<
ooH
Hoooo
‚um
o:4
5
25z
28:51:13z
8<
H:
„88
‚de
HoH...
.>o
25L
„co>
22563.
CoTCTASILSL
oo<
8m
HoooH
ooHm
3:2S
„aääozääzfiäxä
om
um
HHoo
5N
ca.28‚L28
0:..an
onlfimliloaiHo<
ooH
ooooo
oHou
z
„zvlilfßiz
oo<
H:
ooooH
H00m
.L„co>„HMLCHcou
0Loauo<
ALV+AALV+AL
oo<
mmmooooH
oo
<
0230m
..Loääeiä
INL.HL.L
„..m.N
H
...:L
.moxco>
.ch.Lu2ch_9°.va
„IALVILLVLaueHoo
ooooo
L.m.N
H
‚.5
L63.co>
22::2:..sz
„„
„iblvaL
mzH
oooooooo
ca.25coumo
om
B
.moLHSN-cou
ä...z
3382.3252.3
8.251szz
H>z
o:
HHHoo
30.::
82.5couao
om
B
X
coo
„2.L
Loumflmoz25..
0925|vaL
H>z
oHH
ooooo
68:30-Las.co>
SEE„Ez
auf
„LvlevLi
>oz
mmmH:„H
mmmlubz
co>
SEES...
L68.83
„EILLV:.L
>02
H:
ooo„H
uLdozSEEä...
2.9:.85
GLTLEM«52.5:mmm
ooo„H
omcau
auflest0lom
«HLOwomLot
acaxLa;
manobom
(Logoamox
angebenLou
mcznaoLsooom
51
„mäßomnonmmmäufim.3
-Loääsiä„N
im:mom3
man
333232.„0:38
.
m0
umoaomum:
c
d
.
4W
zzzmmL95“.
Leumnmmmzd‘wsmECHIJxVZ
AEEmeTIQV.50
HZ:
2mmH0
mm
ommmLumLoL.3325
mam
EO>
cmpmvmnmmgm
AAAAzH
Hz:
zooHo„acmmmmlmgmmm3„acmmmmlmgmmm3„acmmmmlmgmmm3
MB
„cum:
mmLuLmnD
nw
mucomLcmv
50.5“.
„HMLCH
5
omllßm
„2m
oHo
HHOoo
Mm.
35H
i324.
momflzumLmS
E444
4oHo
oHooo
0m.
muzum....
„cum:
„HmLCHEU
.omolm
01m
oHo
Hoooo
97...:
|32<
onmflcumLm>
04m
oHo
ooooo
083
.UcmLuZS
„HaLCHlaxx<
0m
...um
‚zum
530.3„E
omifimcm.qu
3U.an
ca.25n
„S
Eo
ooH
H:oo
‚Samt
00...85z
„En
„S
z
„EoH:
H:oH
d
H
Einig:C
„co>
„HmLCH
ozuflmamggTV
I
2V
L
m20mmm
HHHOH
e
„a
333EH
.momquHGLCanxvä.Emn
0m
Dm
“ü
was
0m...nmcmumo
couifin
omifim>A>A>A>Aon
ooH
OHHoo
“in.
z
9:
>A>A>A>Az
56EH
o:oH
1
‚m
w
L
„:o>
58-3930533m
T;
>A>A>A>A._
mmmo:oH
Os
372
EfläüßJHNLClevEd.Emu
0m.
Am
m
23925„2
omifim‚5:5
56.23
8.25
>A>A>A>AEx
ooH
HoHoo
u
23.535z
EVFASILSz
H:
HoHoH
mmooioxmC
„co>
zmoouämaäxm033
Cvifiinli._
<5mmwHoHoH
z
3:25.
.mom.:2c„-:i<Eou
om
B
‚S
„2.2..
om...nmcmumocmu
.an
0m...nm
Hz<
OOH
00Hoo
‚d
z
A5
25|}:z
H:
ooHoH
C
„:o>oz:
202m3man
33m
A:
1511::L
mmmooHoH
0mm:
comczxLoeom0230mLoo
mcanoLzuoom1330mLau
mcaffis
mazowomngogazezxä
52
„023095553:.3
-532?„n
So:omom:„an
223223n
0:2.:
X
„Lcumman
3nth
unJLLouCHman
am:
u
m
F4:
HHH
HHHHH
3....":.nl._.„_„
oovcmumzNQOuw00v
oezoccam
H
I
._.‚_I
x00
ooooo
ALP—mm
15520002
.0an
..N..w
MD»..n
E:
.>chomum
.u
mcacmcgmv
‚zum
‚A
MM...m
ooo
<<<o:.o
ooo<<ooo<<
0808.183
‚nahm.
mwNWW
.oomogvmgozuamamLob
„35:5
HÄUQVIVCmVhmm
HOH
<<<oo
amm.
tunWM
flno
unummczmfiuomS.52
„+85
„35,5%.wazfm
‚um
3.9%...S
ommOLumxumum.SN
mcanamxoam
Cmvllomvfano.NMJEHHO
00Hoo
u
P
w
wirdm.
0no
„Elmmcamcäom‚Eo:
„lonqn85e
Hno
€me
„I
“nun“
ommoämxomumLau
mczäfluam
CmTLoieoö.szdzmSo
ooooo
.P.
u
.
ommOLvmxumum.SN
mcaanxusm
Cmvlvaom.
km?
HHH
xxxoo
09v
n
ss...
.
Emuo
„.„mummcamcäom
mßoavlloiröuo.
m<..„mfl.m<..„mfl.
‚ZMÄne
m
mm...”
cco;o<
0.2.;
LUmEEMLmOLao<
237185m10zu
o<
Du
‚Swm
IEWMdouc:Lau
„5:3
Lmumcäom
GaTVCmvednoNo.8oHoooHHo
.dnm.1...
m
Ono
„Elomczmcaomm
mÄomvl'AonCCHuom<...n._„m<...n._„
u
n
u.....u
e
cco;.o<..
6.3;
.LumEEmLmOLno<.
.
.ma<|'non:
omoioo<
.
.
.
m<
IMMIWM
9U
8.3.5Lau
3:3.
„39.33
„omTvavroä.NzodzooHo
ooo„o
J
l
D.
M
B
O
m<..
.0H.0H
X.
nun.
o<...mägmmoämeemgmoägouo<...mno<...mno<
n<
P
|c3
Lov
t...C3<
Loumcflvmncn
H+Aoavllßhwv|_:_|_:_OHH
xxxH0
DPV
cmpmano
Hno
„Ehmmczmgnom
.
m<...n.nm<...n.n
‚Z.„n:
äuHLomHH
ccmz.o<...mH<„mmm0L_umLo:umioavllfiolvfonomin
.En
o<
n<
‚Saum
‚wacmawOH
1.“on.SN
mECnm
Loumgbom
o<...n.n<|'8n_v€.nnoNn
on
ooo
00HHo
‚dwu
EoNHo
ono
„Inmmcamcfluom
m<...mam<...ma
‚mm
>LLmooo
ccwz.o<...m.n<„ommmgvmgo:umiomvrtaoavfduooan
.mn
o<
n<
.
5
um:ou
Iaonm.SN
mcsgnm
LoumCflvom
o<...n.no<...n.n.Nzn.oznooooooHo
9x...mäxx
X
„uuäcfiumm
o<...m.n<„ommo..umLoco..nonm
o<
m<
mchGox„an
95an
‚53:33::
2162.185„_zn
ooH
xxxHo
omcau
comcaxgmeom0280m.Lot
mCJnHOLzummm0330m‚EU
mcaxgflsmazoymm
IcommmLu<
oazP—omnmom:Lou
mcsuaonLuäLJN
cmax>ncocucooaz„N
Sauna...
-
.
-
mm
v
5...
H:
H:„H
Aoucomazomomnuuovcmoommzm_uL._„.s
20:57:L.
w
.51
x00
ooooomHLmmeucucar—ummz
80av
2.
_n.
_<
M
M
m
So
Hz:
zumHo
Gon;
<3
_oo
„LuganoB
_‚<
H
1
m
zH
Hz:
zooHo
‚m
n
3cmme
-<\m
Soo<
<<„
an
o...oäv
.GLL
Ionenm.
w
w
m
.
.
+2.
HoH
52oo
I.m._.ll‚T?
m...
w.
n
mxn
m5.:w
um
HHo
ooHoo
I.mk||..„-m<u
e
e
mxm0LL
Nz
ozm
HHo
ooooo
B
Tm<
I
nur
w
m
.
Ex
H:
xxxoo
JIJWIIIIII|||i||-|l
m
‚P
.P
Sxmmm
z.w.ouoHo
ooHHo
MM:-
t
)
N.
e
.
.
„im0L
L.Nzozo
oHo
oooHo
{wilwl.8
wo„
_Ion
30m
S
m.
um
an
._‚_._‚_oHH
xxxHo
NHluH.
aq.
d
.._
...
„qm
mL.z.N.onoooooHHo
|1w
(
w
m
am
ow
Sxm
onidzdznooooooHo
i‘ll:m
w
„n
ü
S
LGooH
xxxHo
m
W
mm
‚mazomom
.ncmmmOLu<
U.
1.8
v...
I
I
T.
m
„.5.oHoHHooo
m
m
E.
u
m
„4..
m
.2:
oHooHooo
ww
E.
w
1
„.3
m
8E
oHo
Hoooo
Mm.
E
m.
h;
m
m
„im
oHo
ooooo
Maon:
oodoE
„18:5Eon.
JUL
Älu
u
u
u
m
H
„6-3.2ooH
„_„Eoo
„ön;
8.8E
90828_I
_._
„n
w
am
m
z
„6-3.2HHH
„an.oH
00.10
nONLu
w.
e
m
L
10:34,1wmmnEaOH
„.n
‚M
\u)
022mm
-322
ETC.E
m
In
M
m
L
zooHoo
ooooo
.
mnälbE
w.
w
w
m
L
12H
ooo
ooooo
E
an;5
:._
3
anv
3900:5:._o„__‚ön.
„.9
„L
.(
m
z
H>zoHH
H:oo
„zu.L
„L3E
„7002.8_xoL30m
x
m
L
H>zo:
ooooo
Son:_
_n
:L
3
„.meq
W
m
L
z
>02mmmHHHHH
Eon;
„LogE.
„TonB
_x
3
.
m
z
L
>02H:
manHH
«L09
nQNL
m
NL
.nL
>02
mmmonnHH
E.
„C
nk
NL.
E.
mk
E.
mp
NL
H...
mh
„P
ab
Nh
E
0230m
[moLmeLH
Aozjfilgoaioä
„oaax>N-ooL.-;oL.-moiAufläuäot
v_Eoäcz3mmvm2
n
2,25-:
N
SHxflNIz
a
2.35-2.„mzNfiEmuc<
38-.me
54
W
H
m
H
m
Q
Q
o
o
H
H
H
H
o
o
o
O
4
0
H
H
0
0
H
H
0
0
H
H
0
0
H
H
0
0
v
H
0.
H
0
H
0
H
0
H
0
H
0
H
0
H
0
0Hwn
0
0
0
0
0
<
m
0
H
0
0
v
0
N
H
0
HHHH
2.:
2.0
2.0
2
2
2
2
H0
mm
0H
0
H0:
>02
>02
>02
020
<0x
000
00<
H00
H00
H00
2H
H00
H00
H00
H00
0HHH
0.2
0.:
0.0
0.0
0
0
0
0
2
I
0
0
>02
>02
>02
>02
020
<0x
000
00<
00<000<040<000<0H>2
H>2
H>2
H>2
H0HH
1.2
1.:
0.0
1.0
x
x
I
I
00
00
vH
0
0
0
0
H
>02
>02
>02
>02
020
<0x
000
00<
H00
H00
H00
zH
H00
H00
H00
H00
00HH
0.2
0.:
0.0
0.0
0
0
0
0
>02
.>02>02
>02
020
<0x
000
00<
020
020
020
020
H00
H0x
H00
H0<
HH0H
0.2
0.:
0.0
0.0
0
0
0
0
00
HN
0H
0
>02
>02
>02
>02
020
<0x
000
00<
H00
H00
H00
2H
000
N0
000
N20
0H0H
0.2
0.:
0.0
0.0
0
0
0
0
>02
>02
>02
>02
020
<0x
000
00<
000
N0
000
N20I
u
0<0
000
H00H
0.2
0.:
0.0
0.0
0
0
0
0
mm
00
NH
v
z
0
0
>02
>02
>02
>02
020
<0x
000
00<
H00
H00
H00
2H
-
000
000
000
000H
<.2
<.I
<.0
<.0
<
<
<
<
I
0
0
>02
>02
>02
>02
020
<0x
000
00<
000
N0
000
N20
-
02H
02H
02H
HHH0
2.0
2.0
2.0
2.<2
2
2
2
00
mH
HH
0
>02
>02
>02
>02
<00
<2<
000
00<
H00
H00
H00
2H
H00
H00
H00
H00
0HH0
0.0
0.0
0.0
0.<0
0
0
0
H
0
0
<
>02
>02
>02
>02
<00
000
00<
00<000<000<000<0H>2
H>2
H>2
H>2
H0H0
2.0
2.0
1.0
:.<x
x
x
x
00
0H
0H
N
0
v
w
0
>02
>02
>02
>02
<00
<2<
000
00<
H00
H00
H00
2H
H00
H00
H00
H00
00H0
0.0
0.0
0.0
0.<
0
0
0
0
>02
>02
>02
>02
<00
<2<
000
00<
020
020
020
020
H00
H2<
H00
H0<
HH00
0.0
0.0
0.0
0.<0
0
0
0
mm
HH
0
H
>02
>02
>02
>02
<0o
<2<
000
00<
H00
H00
H00
2H
20
00
00
020
0H00
0.0
0.0
0.0
0.<0
0
0
0
.
>02
>02
>02
>02
<00
000
00<
.20
00
00
020
-
-
0<0
000
H000
0.0
0.0
0.0
0.<0
0
0
0
<0
0H
0
0
4
0
0
-
>02
>02
>02
>02
<00
<2<
000
00<
H00
H00
H00
zH
000
000
000
0000
<.0
<.0
<.0
<
<
<
<
0
0
0
>02.>02
>02
<00
<2<
000
00<
20
00
00
020
02H
02H
02H
H0:Befehlscode aller UBOBD-BefehleTabelle 3:
55
HHHHHHHHwd
ooooooooma
HHHoooooNH
ooooooHoau
OHOHHOOOOH
OOOOHOOOho
oooooooowo
ooHHoooomo
OOOHOHHOwo
OHOHHHOH00
ooooooooN0
oHHoHoooH0
HOOOOOHHOO
UcoLono
Hmuxo
x283
wmmmznzouoococasoooz
FJFJ
o-u
cco:
.mczgnwmcanoncoouo>H
+
E:Q
an
cco!
.mcsLaw
Q..
2.13„3
Almo31.3coauMuOLaLouCH
w
.
n
«nun.
h4:
N:
>LLaoLona
oucoog200c
<
co>
cwnoH200Lo>.1
«zozn
„+0..o
.‚
„2m
c
ozzuHz
so.<
‚w
OlnU
In
m
In<
4'
Nanoazo
<
„a5.
mo.oH>z
mmHoHooooo„o
m.<>oz
maooooHooo„m
.233oemz
oUOOOEocz\oxguz
.coccamonm0
NumaaLozuaonmam
„H00
EEmLDOLaman
.cozouoo
LouoamomEH
HHoo
anaNmeHmnun.m
LmuaamomEH
50H»
„aucayon.Haoo
cobLos„Heu
ucaiomE:oau
.HLuNman
.coULo:
uaovcozomevangucamcouEfl
Haooovoom
0:0u
EH
„roNwegm
ouougncamEH
ov00|mman
H
mcaauca:„EEMLmOLm„Hoanmwom
56
MMM dss konkrete Tor.
Tabelle 2 enthält die interne Befehlssbsrbsitung in den Maschi-
nenzyklsn M bis M Dabei ist auf die Klammer—Kennzeichnungzur
Benennung dir Inhalte eines Registers überwiegend verzichtet wor-
den.
Bei den ALU-Operationen wurde zur Codierung der speziellen Opere-tion die Symbolik PPP und bei Adressenbefehlen CC verwendet. Im
Restart-Befehl wird die Rücksprungadresse durch AAA beschrieben.
Tabelle 3 enthält die Mnemoniks aller UBOBD-Befehle in der Zuord-
nung zum Msschinen—Befehlscode (dual und hexsdezimsl). Die E/Ap
Tore sind dezimal numerisrt von O bis 31. Die Restart—Adressen
sind ebenfalls dezimsl beschrieben von O bis 7.
2.1.2. Mikroprozessor Intel BOBO /18/‚ /20/, /49/‚ /73/, /75/
Die Blockstruktur der CPU 8080 ist in Bild 16 gezeigt. Die grund-
sätzliche Funktion ist ähnlich der des Vorläufers 8008. Er zählt
Jedoch bereits zur 2. Mikroprozessor-Generation, da er sich in
wesentlichen strukturellen und technischen Merkmalen unterschei—
det. Durch die Realisierung inNMOS-Technik besitzt er eine we-
sentlich kürzere Zykluszsit von 1.6 ... 2Jus. Die Trennung des
Adreßbuesss (16 Bit für 64 K Speicherplätze) vom Datenbus be-
wirkt einen wesentlich effektiveren Hardwareeufbau und eine gün-
stigere Befehlsabarbeitung,
Die wichtigsten technischen Vorteile gegenüber dem Vorläufer
8008 folgen aus der Blockechaltung Bild 16:
- Zum 16 Bit-Befehlszähler gehört ein 16 Bit-Stapelzsiger
(Steck-Pointer) zur Adressierung der im externen RAM aufge-
hobsnen Rücksprungadreseen. Da mit 16 Bit der gesamte Spei-
cherbereich adressiert werden kann, ist eine praktisch unbe-
grenzte Unterprogrsmm-Schechtelung (nesting) möglich.— Die 6 Datenrsgister zu Je B Bit können zur Doppelwort-Verer-
beitung als 16 Bit-Register-Psere genutzt werden.
- Erhöhung der Befehlszahl von 4B auf 78.
— Direkte Detenspeicheradressierung‚- Adressierbarkeit von 256 E/A-Ksnälen (Toren),
57
Bidirektiomle Datenbus D7°DoIntel; Duienhus
BBit
61
ThH‚2
und AblaufsteuerungRück-fürsetzen Mr. Puffer
„.A
"INTEINTHOLD HOLD REAUY SYNCA0 E
ACK WAIT Unidirektionalcr Arhflhls
Bild 16: Blockschaltbild der CPU 8080 /49/
Wichtige echaltungetechnische Vorteile entstehen durch den
parallel ausgeführten Adreßbus und eine wesentlich erhöhte Zahl
voll dekodierter Steuersignale. Damit werden externe Auffang—
register und Dekodier-Schaltkreiee eingespart.Die Steuersignale der CPU, Bild 16, bedeuten:
WR = Datenfreigabe zum Schreiben in den externen Speicher,
Ausg.DBIN : Dateneingabe vom Bus in die CPU (Lesen), Ausg.INT : Anforderung eines Interrupts, Eing.INTE : Mitteilung des Zustandes des Maekierungs-Interrupt-
FF, Ausg.HOLD : Anforderung des Halt—Zustandes der CPU, Eing.
58
. HOLDACK: Halt-Bestätigung durch die CPU, Ausg.
. WAIT : Mitteilung des Warte-Zustandes der CPU, Aueg.
‚ READY : Beraitechaftsmeldung an die CPU, Eing.
. SYNC : Synchronisation, Statusübergabs, Adeg.
. RESET : Rücksetzen der CPU, Eing.
Nachteilig ist der Bedarf von drei Betriebespsnnungan (+5 V.
+12 V, -9 V). Der Mikroprozessor 8080 wurde zu einem Welt-
etandard /18/‚ da mit ihm ein umfassendes Sortiment von Zu-
satzschaltkreiaen entwickelt wurde, das erlaubt, praktisch
allen Anwendungsfällen gerecht zu werden.
Zum BOBO-Schaltkreiesystem sind folgende Speicher-, Peripherie-und Hilfeschaltkreiee TTL-kompatibel angepaßt (Stand 1977):
. 8101: RAM 256 x 4 Bit (etat.)
. 8102: RAM 1K x 4 Bit (stat.)
. 8107: RAM 4K x 1 Bit (dyn.)
. 5101: RAM 256 x 4 Bit (CMOS)
. 8205: 1 aus 8 - Dekoder
‚ 8212: E/ApPuffer-Register‚ 8 Bit
. 8216: E/A-bidirektionaler Buetreiber
. 8224: Taktgenerator
‚ 8228: Systemsteuerung 8000
. 8251: programmierbares Serien-Interface
‚ 8255: programmierbares Psrall-Interface
. 8253: programmierbarer Zeitgeber
. 8257: OMA-Steuerung
2.1.3. Mikroprozessor-Motorola 6800, /17/‚ /18/‚ /70/
Der Mikroprozessor Motorols 6800_gehört ebenfalls der zweiten
Mikroprozeesor-Generation an (NMOS-Silicon-Gate-Technologie).
Gegenüber dem 8080 zeichnet er sich durch eine vereinfachte
Systemtechnik aus.
Datenbus (8 Bit) und Adreßbus (16 Bit) sind ebenfalls getrennt
herausgeführt, Der kürzeste Befehlszyklus beträgt 1,5 ... 2 De.
59
Er benötigt nur eine Betriebsspannung (+5 V),
Eine Auswahl von Schaltkreisen des leistungsfähigen Schaltkreis-
konzeptes zeigt Bild 17, Die CPU liefert oder verarbeitet voll
dekodierte Steuersignale:
- RES: Rücksetzen, Systeminitialisierung, Eing.‚_ IRQ: Anforderung einer Interrupt-Routine, Eing.‚- VMA: Datenbus besitzt Speichersdresse, Ause.,
- R/W; Daten-Lesen oder Daten-Schreiben, Ausg.‚- NMI: nicht markierte Interrupt—Anford.‚ Eing.‚- DBE: Aktivierung des 3-Zustands-Puffers des Datenbusaes, Eing.‚- TSC: wie DBE, Jedoch für Adreßbus und R/W-Leitung (für DMA),
Eing„- G/H: CPU-Halt, Bus hochohmig, Eing,
- BA : Datenbus ist hochohmig, Ausg.
Der Peripherie-Interface-Adapter (PIA) ist der CPU angepaßt. Die-
ser Schaltkreis ist programmierbar für den Datenverkehr zwischen
CPU und peripheren Geräten und anderen Mikroprozessoren. Es be-
deuten insbesondere:
- CS : Schaltkreis-Auswahl (chip select), Eing.‚- RS : Register—Auswahl (register select), Eing.‚- E z Schaltkreis-Freigabe (chip enable), Eing.‚- CA,CB: Peripherie-Steuerung, Eing.‚ Ausg.‚- IRQ : Interrupt—Anforderung, Ausg.
60
„22.3228u
2
N.
w
28
uihmÄ
am
.
o
x2.zz
ß>m+‚n
F 355%..
EEEwEm
„0332.25392.5529328|28|‚min...3nou<-03th—-utofitoa
‚äz
2
>m+
o8
„mu
«mlu
omno
Eo
_mu
l
E
u
M
„
2..
m.
.
m.V
(HmII
om
n
1J
hm
oo
M
n
E
u
‚mm
a
omm
m.
E
a
..
„.3
L.
am
333
a
.1...
fiEäE..xmoE9m-c3oobu<LozEan..ommonoä‚_ozcmN
d
z.
8
oomw
n
U2
m2.so
an
33
„
„
m
o<
oo
nn
>mnoo:
3.:x
H22
umoS.
„EH
x
Q
um»
Eo
E3
>
‚L.
Bild 17: Mikroprozessor-Schaltkreisfamilie M 6800 /17/,/70/
61
2.1.4. Mikroprozessor Intel 8065 /98/
Die Mikroprozessor-Schaltkreisfemilie MCS 85 stellt gegenüberdem System MCS 80 eine vollständige Ablösekonzeption dar. Mit
der Ablösung der CPU BOBOA werden auch alle Zueatz- und Periphe-
rie-Schaltkreise abgelöst. Zugleich besteht Jedoch maximale Kom-
patibilität der Nechfolgeschaltkreiee zu ihren Vorgängern. Ine-
besondere ist die Software vollkompatibel zum BOBOA'Schaltkreie.
Mit den in Bild 18 angegebenen drei Haupt-Schaltkreisen ist einvollständiger Mikrorechner mit E/ApPerallel- und Serien-Interface
realisierbar, Die Zusammenlegung dee Adreßbuseee mit dem Datenbus
ermöglicht die Bereitstellung und Aufnahme einer sehr großen Zahl
von Steuereignalen ohne Dekodiernotwsndigkeit. Die Übergabe oder
Aufnahme von Daten eequentisllnech der Adressierung erfordert
die Adreßpufferung in den Peripherie-Schaltkreisen.Die wichtigsten Vorteile der CPU sind:
. Eins Betriebsspannung +5 V
. Taktgenerator intern in der CPU, Anschluß des Querzee von
außenV
. Volle Systemsteuerung in der CPU
. Vier—Vektoren-Interrupt
‚ Serien E/A—Interface (Tor)
. Dezimal-‚ Binänmund Doppelwort—Arithmetik
. Direkte Adressierung des externen Speichers mit 64 K Byte-Kapa-
zität.
In Bild 18 bedeuten die wichtigsten Signelnamen gegenüber dem
Schaltkreis 8080:
- SID : serielle Daten-Eingabe, Eing„- SOD : serielle Daten-Ausgabe, Ausg„- CLK : Takt-Ausgang- RST 5:5; 6,5; 7,5 : Band-Raten-Stsuerung der Datenübertragung,
Interrupt-Eing„— TRAP
- ALE
Übernahme-Steuerung, Interrupt-Eing.,
Status-Signal
62
mc:.mau.m:uNmc:ä:2m.<\w.
Eo...
„EU_uc:Baumann.
.
530„EmuEugä"d
HVHHE 9x991
man
-xu_a.:_:2km1
5.0.559xo...PETSM-
autom
.-
3:051Commouoi.
_EEoN
o<„
382
m2
2
ow
u
u._<R3
3.5
um
m...
3Eo.
n.“
>ox
m»
Emumz.
xö5°
(“H
ran“
>M+.I__o..n
‚
„223.933€.mcaäzäm-
im
\
88
.53"vc:5:226
-
EEEmoääacuESmcox.„
a
3T...mmhn
hh
a<
l
„
„
om
m.H„
üu
I
l
m.
„Nu
.
..
V
oo
z
[
m
w._<
jl
9
E
m.
M.
E
m
FF.
..
Eo.
m.
>D>D
J
25
..
„ä,
F.
uu
3
D
_
WM
Bild 18: Schaltkreise des Mikroprozessoreystems MCS 85
63
Zum MCS 85-Konzept gehören die Schaltkreise:
. 8155/8156: RAM 256 x 8 Bit, 2 programmierbare 8—Bit-E/A-Tore,
Zeitgeber
. 8355 : ROM 2K x 8 Bit, 2 allgemeine 8—Bit-E/ApTore
. 8755 : EPROM 2K x 8 Bit, 2 allgemeine B-Bit-E/ApTore
. 8251 : programmierbares Serien-Interface
. 8255A : programmierbaree Parallel-Interface
. 8257 : programmierbare DMApSteuerung
‚ 8259 : programmierbare Interrupt-Steuerung (8 Ebenen)
. 8271 : programmierbare Floppy-Disk-Steuerung
. 8273 : synchrone Datenübertragungs-Steuerung
(SDLC)
. 8275 : programmierbare Bildschirm-Steuerung
. 8279 : programmierbare Bediengerät-Bildschirm-Steuerung
2.1.5. Mikroprozessor Zilog Z 80 /19/‚ /64/‚ /73/
Der Mikroprozessor Z 80 wird bereits zur dritten Mikroprozessor—Generation gezählt, obwohl er wie der 8080 und der 6800 in NMOS-
Silicon—Gate-Technik realisiert ist. Er besteht aus 8200 inte-
grierten Transistoren. Infolge der Ionenimplantation wird die
min. Befehlszykluezait auf 1,6 Ps bis 1,3 pa verkürzt, Die ge-
genüber dem 8080 erreichte 5-fach höhere Verarbeitungsgeschwin-
digkeit folgt aus der stark verbesserten Systemtechnik. Die An-
zahl der Befehle wurde auf 158 erhöht, wobei alle 8080-Befehle
unverändert enthalten sind.
Die hochleistungsfähigen Ergänzungeecheltkreise zur Daten-Ein-
Ausgabe und —Speicherung gestatten die Realisierung eines voll-
ständigen Mikrorechners auf einer Leiterkarte der Abmessungen
100 x 160 mm2. Datenbus (8 Bit) und AdreBbua (16 Bit) sind ge-
trennt, Zur Realisierung von Doppel-Byte-Operationen sind die
Registerblöcke (CPU-Register) (Bild 19) als Haupt- und Zweitre-
gister doppelt aufgebaut, EntSprechend existieren 16-Bit-Arith-
metikbefehle. Damit wird der Z 80 vielen 16-81t-Mikroprozessoren
gleichwertig.
64
BBit Datenbus
Datenbus-St
13 Steuersignale“um
Befehls- ‘
I t.-dckoder N R::isw Interner atenbus ALU
und CPU BBit
Slemrung
v CPU-SteuerungCPURegister
‚SV GND (P AdtSleuerung
1s Bit Adressbus
Bild 19 : Vereinfachte Blocketruktur der CPU Z 80 /19/
Zur Verarbeitung logischer Signale für steuerungetechnieche An-
wendungen eind Einzelbitoperationen und 4-Bit-Operationen direkt
programmierbar.
Eine wesentliche Minimierung dee äußeren Hardwareaufwandee wird
dadurch erreicht, daß nur eine Betriebsspannung (+5 V) und nur
ein TTL-Phesentakt benötigt wird. Nebenfunktionen zur System-
steuerung, Interruptsteuerung, Prioritätserkennung sind in den
Systembausteinen mit untergebracht.
Der stark erweiterte Befehlssatz von 158 Befehlen ermöglichteine effektive Ausnutzung der hochintegrierten Schaltkreise. Ins—
besondere wird eine Speicherplatzeinsparung von ca. 50 % erreicht
65
Der Anschluß weiterer Systemschaltkreise an die CPU ist ohne
Zwischenelemente unmittelbar möglich, Es besteht volle TTL-
Kompatibilität,
a) Äußere technische Kennwerte
Statische Kennwerte:
- Betriebsspannung: Ucc s +5 V
- Stromaufnahme: IC - 150 mA
- Eingangsspannung: UeL - -0‚3 ... +O‚B V
UeH = 2 ... 5 V
— Ausgangsspannung: UaL a 0,4 V max
UaH - 2,4 V min
Dynamische Kennwerte:
- Taktperiode: T - 0,25 ... 0,4 pe
- Anetiege— bzw. Abfallzeit: 30 ne
Die Anschlußbelegung des 40-poligen DIL-Schaltkrsises mit den
entsprechenden Signalnamen geht aus der Darstellung Bild 20 her-
vor. Im Detail haben sie folgende Bedeutung:
— D D : _ B—Bit-bidirektionsler Datenbue'
. Tri-state-Ein/Ausgänge, high aktiv
_ Datenaustausch CPU-Speicher, CPU-E/A-Tore und
Speicher-E/A-Tore im OMA—Betrieb
- A A : . 16-Bit-Adreßbus
‚ Tri-state, high aktiv
‚ Adressen für 64 K-Byte Speicherplätze- ß : . 2,5 MHz—Takt, T = 400 ns bei ZBO
4 MHz-Takt, T”= 250 ne bei.ZBOA
‚ 5 V-TTL-Signale an 330 Ohm
‘ M : . Maschinenzyklus 1 = Befehlsholezyklus (Patch—Zyklus)Lesen des Operationscode aus dem externen Pro-
grammspeichsr
‚ Tri-state-Ausgang
MREQ :
IOREQ:
66
Speicherenforderung (gemory Lequeet)Tri-etate-Auegang ‚ L0! aktiv
E/ApAnforderung (input/gUtput req‚)
Tri-etete-Auegeng ‚ Low aktiv
Der niederwertige Adreßteil A7...Ab liefert die E/Aw
Adresse zur Toreuewahl
‚ Zweite Funktion: Interrupt-Bestätigung, eo daß ein
RD : .
WR
HALT :
WAIT : .
INT
NMI : .
RESET:.
BUSRQ: _
BUSAK: .
RFSH:
IT-Vektor an den Bue gelegt werden kann
Daten lesen vom Speicher oder einem Eingang (See!)Tri-etete-Auegang o 10' aktiv
Daten schreiben von der CPU in den adressierten Spei-
cher (Eite) bzm Datenauegabe an die Peripherio
Tri-etate-Auegang ‚ Low aktiv
CPU befindet eich im Halt-Zustand
Eine weitere Befehls-Abarbeitung wird durch ein IT-
Signal ausgelöst
Refreeh-Signale werden mit Hilfe von NOP-Befehlen
ausgesendetWarten der CPU (5513) wird durch ein eintreffendee
Nullsignal (low aktiv) ausgelöst
Maakierbar.1nterrupt (maskeble Eggerrupt requeet)
Unterbrechunge-Anforderung an die CPU
Nicht maskierbares Interrupt (non Eeekable interrupt)Interrupt höchster Priorität, bei Eintreffen dee NMI-
Signale wird ein RESTART-Befehl der Adresse 0066 H
ausgelöst.
Rücksetzen des Befehlezählers, der Register R und I
Der Datenbus ist neutral (hochohmig), alle Ausgänge
inaktiv
Adr.—Dat.—St‚—Bug werden neutral, eo deßsievon
außen frei belegt werden können (223 LSQUESC)Bestätigung der Bue-Neutralität (222 gchnowledgement)Aussenden der Refresh—Speicher-Adressen auf den ersten
7 Bit der Adreßleitung (A6„‚A°) für dynamischeqoeicher
A2
A3
A1.
A5
A6
A7
A8
A9
Am
Bild 20 :
illlllllllilllii25
26
21
28
osv
29
3] l—o...
32 n -Kunul
33 Silicon‘Gate-
34 M05-
35 lonenimpl.
35CPU
3.,zao
67
d—5-Nü’1iöa‘öv‘3558GIBN1
9+sv4k
m
GlßrnAfl’sv
TTL
Ucc=+5V/ISOmA
De
Ds
03
D4 ms:
TT L‘
A15
A11.
A13
A12
An
Anachlußbelegung des Mikroprozessore ZBO
68
b) Innerer Aufbau der CPU
Die Funktion des Mikroprozessore 280 wird anhand der Blockschal-
tung, Bild 21 ‚ erläutert:
PC
SP
IX, IY
A, F :
AIIFI
B,C;D,E;H,L
(B‚C;D,E;H,L)'
ALU :
Befehlsregieter,{Befehlsdecoder
Befehlszähler, Programmzähler (Erogram
Eounter)Bereitstellung der 16_Bit-Adreese für den
aktuellen Befehl
Stack-Pointer (Stapelzeiger)
16-Bit-Adresee der zuletzt in den Stack
(externer RAM) gegebenen Rücksprung—AdresseLIFO (laet in - first out) - Organisation
Mehrfach-Interrupts möglich
16-Bit—Indexregieter, unabhängig adressier-
bar
Besondere für Datentabellen geeignet
Interrupt—Säulen-Register
Bereitstellung der höchsten B Bit der in-
direkten Adresse, des Gerät liefert die
niederen B Bit der Gesamtadresse
RAM
Zählerregister von 7 Bit Breite A6...AoDurch Befehl ladbar
Akkumulator + Flag-Register (Kennzeichen-
Flip-Flop)Je 8 Bit
12 allgemeine Datenregister Je B Bit
Refresh-Register für dyn.
6 Doppelregieter je 16 Bit
Umschaltbarkeit der Blöcke
Rechenwerk(grithmetic logic unit)Realisierung der Operationen:
Addition, Subtraktion, AND, OR, EXOR, Ver—
gleich, Rotation, Erhöhen, Erniedrigen_Bit Setzen/Testen/Löechen
Ableitung aller internen Steuerzustände zur
Befehleausführung
Generierung der Steuersignale zur Statue-
Codierung
69
- CPU-Zeit- u. . Generieren und Verarbeiten aller internen
Ablaufsteuerung: und externen Steuersignale in volldekodier-
ter Form.
_‚I I l | I I I I I I I I I | I | I l I I
_.I
Zweit-
Datenregister
ncv
g
oO
L
wcL
mu
.E 8
Bit
/Tristate
.
0.......I
c ä gI
3 1-": 23 mt 2 m" 5‘ 52n:
h L”,a "5 '5
:I uN
I t g I
o II DI ‘_E 5
A5...
Bild 21 : Blockschaltung des Mikroprozessors ZBO
70
c) Zeit- und Ablaufsteuerung der CPU ZBO
Die Zeit- und Ablaufsteuerung ist durch wenige funktionsoriene
tierte Maschinenzyklen charakterisiert. Ein M—Zyklusbesteht
aus 3 bis 6 T-Zyklen des Einphasen-Grundtaktes. Im ZBO werden
folgende MLZyklen unterschieden:
. Speicher adressieren, Befehle lesen
Speicher adressieren, Daten lesen, Daten schreiben
E/ApTore adressieren, Daten lesen bzw.
Interrupt—Annahme
Daten schreiben
Bus-Anforderung.
Die zwei wichtigsten M-Zyklen sollen näher erläutert werden:
- M1-Zyk1us: Befehls-Aufruf (Patch—Zyklus)Zu den Taktzeiten T1 und T2 wird der Inhalt des Befehle-
zählers Ao ‚.. A15 als Speicheradresse ausgesendet.Mit dem Signal MREQ (low aktiv) wird der adressierte Spei-
cher-Schaltkreis freigegeben (chip enable).Mit RD aktiv flow)den Datenbus gebracht.Die CPU übernimmt diese Datenbuebelegung D
"Ein'-Phase.
Die Takte T3nach außen zum Senden der Auffrisch-Adresse (Refreeh)die dynamischen Speicher.
Das Signal RFSH gibt die Refresh-Adrssse frei.
Liegt zum Takt T2 ein Werte-Signal an (WAIT), so verlängertsich dieser Takt.
werden die Befehle aus dem Speicher auf
7... DO in der
und T4 dienen der internen Befehlsdekodierungund
für
Speicherzugriffs-Zyklen: Daten Lesen bzw. Schreiben
TZu den Taktzeiten T2,
adressiert.
Das Signal MREQ ist zur Speicher-Chip-Freigabe sowohl beim
Lese- als auch beim Schreib-Zyklus aktiv.
1, T3 wird der externe Speicherplatz
Bei RD aktiv wird der Lesevorgang realisiert.
Bei WR aktiv wird der Schreibvorgsng realisiert
Die Datenübernahme vom Bus in die CPU erfolgt im Takt T3in der kurzen "Ein"-Phase.
71
M1-Zyklus
TI T2 T3 T5L m "‘TL
AO-A‘IS : '
MR EQ_M //
-
_D_
/// LLI—-
'////'
wm I'ZZZZZQEXZZ/ZZZZ'ÜZ/‘IIZÜZIm- ‘w/H/N l
. *IÜDatenbus EI" --q-
(Di„.DdRFSH
III/I \\\\ «aktiv
Bild 22 : Signale den M1-Zyk1ue des ZBO
Speicher - Lese - Zyklus SpcicM-Scmib -2yklus
n n n n n T3
ß .ar-\__. '
d
ITR'EO —_'Y/’////’//I——\l/ //// Il—
Fb'—
V/ /// '//l
WREin Au:
m q'xzmznazxzpacrnmzm:II”, \\\\ aktiv
Bild 23 : Signale des Daten-Lese bzw. Daten-Schreib --Zyk1u|
des ZBO
72
Die Datenbereitetellung von der CPU an den Bus erfolgt zu
den Takten T1, T2 und T3 in der "Aus"-Phaee.
Das Daten-Lesen oder -Schreiben wird verlängert, wenn im
Takt T2 ein Werte-Signal anliegt (WAIT),
n T2 Fw 73 h
A7.„
ORO
F'D
}Schreiben
}Lesen
Daienbus
S q |\IA
WR
Datenbus
///// aktiv
Bild 24 : Signale des Daten—E/A—Zyklus des ZBO
- E/A-Zyklue: Daten-Ein- bzw, -AusgebeBei Ein-Ausgabeoperationen über die adressierten Tore wird
der Takt T2 automatisch verdoppelt, indem ein Wartezyklus
Tw hinzugefügt wird,
d) Befehle des Mikroprozessors Z80
Der Mikroprozessor 280 enthält in seinen 158 Befehlen alle 78
Befehle des 8080 und 48 des UBOBD‚ Dieser Vorteil der maximalen
Programm-Kompatibilität erzwingt im 280 Kompromisse im Befehls-
eufbau und dem Operationscode. So wird der Operationscode in
1, 2, oder 3 Byte untergebracht.
Die Tabelle 4 enthält die Besehreibung aller ZBO—Befehle in
73
komprimierter Form. Darin bedeuten insbesondere:
s : B Bit-Quellregister, Speicherzelle
es: 16 Bit-Quellregister, Speicherzelled : 8 Bit—Zielregister
I
dd: 16 Bit-Zielregistere : B Bit vorzeichenbehaftetes Zweierkomplement der Distanz
bei relativen Sprüngen oder indizierter Adressierung
n : B Bit-Binärzahl
nn: 16 Bit-Binärzahl
r : allgemeines 8 Bit-Register
b : bezeichnet eine Bitposition in einem Register oder Speicher
In Tabelle 4 sind die Namen der Register ohne Klammern geschrie-
ben, wenn ihre Inhalte gemeint sind, während die in Klammern an-
gegebenen Register oder Daten die Adresse des damit angezeigten
Speicherplatzes enthalten (Zeiger auf den Speicher).Die Befehlsliste nach Tabelle 4 (1. bis 3, Teil) enthält folgen-
de Befehlsgruppen:
Ladebefehle: Sie beschreiben Transporte allgemeiner Daten von
Quellregistern zu Zielregistern bzw. zwischen Registern und
externen Speicherplätzen. Die Inhalte der Quellregister oder
Quellspeicherplätze bleiben dabei stets erhalten.
Regietertausch: Der Registertausch entspricht einer internen
Umschaltung zwischen den angegebenen Registerblöcken, so daB
Datenrettungsroutinen bei Interrupt—Behandlung entfallen kön—
nen.
Blocktransporte: Von besonderer Bedeutung sind die Daten-Block-
transporte, da sie es gestatten, mit einem einzigen Befehl be-
liebig lange Daten-Blöcke von Quell-Speicherplätzen zu Ziel-
Speicherplätzen zu transportieren,
Blocksuchbefehle: Mit Hilfe dieser Befehle werden die Inhalte
externer Speicher so lange mit einem vorgegebenen B Bit-Zeiche1
verglichen, bis dieses Zeichen gefunden ist oder das Ende des
vorgegebenen Blockes erreicht ist.
ALU-Befehle: Die arithmetisch-logischen Befehle bewirken die
Durchführung der in Tabelle 4 angegebenen Operationen, wobei
74
der erste Operand stets aus dem Akkumulator und der zweite
Operand aus einem internen Register oder einem adressierten
externen Speicherplatz stammt. Das Resultat der Operation wird
immer in den Akkumulator gebracht, so da6 der erste Operandüberschrieben wird.
- BCD-‚ Akku- und Flag-Operationen: Diese Befehle realisieren die
BCD-Korrsktur, das bitweise Zweierkomplemsnt bzw. die Negation
einer Binärzahl. Bei den Flag-Operationen wird das Carry-Flip-
Flop mit seinem negierten Inhalt oder mit 1 gesetzt.- Halt und Interrupt:
Mit dem Halt-Befehl geht die CPU in den Halt-Zustand, wobei die
Speicher-Auffriechadreseen periodisch ausgesendet werden.
Die programmbsdingte Interrupt-Maekierung kann mit DI gesperrt
und mit EI wieder freigegeben werden.
Die Befehle IMO, IM1 und IM2 legen die Art der Intemptannahmefest.
I
- Rotation und Schiebebefehle: Schiebebefehle und zyklische Schiebe-
befehle (Rotation) ermöglichen es, die Inhalts von Registern oder
adressierten Speicherplätzen einfach oder zyklisch zu verschie-
ben. Diese Befehle sind für die ganzzahlige Multiplikation und
Division von großer Bedeutung,- Bit-Operationen: Mit Hilfe der Bit—Operationen können adressier-
te Bits in Registern oder in adressierten Speicherplätzen ge-
setzt ‚ gelöscht oder getestet werden.'
Diese Befehle dienen vorzugsweise den Einzelbitoperstionen in
steuerungstechnischen Aufgabenstellungen.
Ein-Ausgabe-Ogsrstianen:Die E/A-Bafehls bewirken den Datentransport zwischen adressierten
E/A-Toren (E/A—Geräten der Peripherie) und allgemeinen Registern
bzw. adressierten Speicherplätzsn. Die Befehle umfassen Einzel-
Byts-Transporte und Blocktransporte bis zu 256 Byte Länge.
Sprungbefehle:
Sprungbefehle gestatten den bedingten (Bedingungs-Flip-Flop) oder
unbedingten Sprung von der aktuellen Befehlsadresse zu einer ange-
gebenen neuen Adresse.
75
Unterprogrgmm-Rufbefshls:Mit den Unterprogramm-Rufbefehlen wird die Adresse das aufgeru--fenen Unterprogrammes in das Befehleregister geladen, nachdem eei-
ne aktuelle Adresse in den durch den Stack adressierten externen
Speicherplatz gebracht worden ist.
RücksgrüngeIRestart:
Der Restart-Befehl ist eigentlich ein Rufbefehl zu einer im nieder-
wertigen Adrsßteil (L) angegebenen Adresse. während die Rücksprung-befehls nach der Abarbeitung eines Unterprogrammes die Rückkehr zu
der zuletzt aufgehobsnen Adresse einleiten. Die Beeinflussung der
Bedingungs-Flip-Flops durch die enteprechendeh Befehle ist in Tabel-
le 5 beschrieben.
Die vollständigen Befehlecode des Mikroprozessors ZBO sind in der
Mnemonik-stsdezimalcode-Tabelle 6 (Teile i bis 3) beschrieben.
Tabelle 6 enthält die Zuordnung zum ersten Byte des Befehlecode.
Aus ihr folgen die Tabellen CB, DD und ED des zweiten Byte bzw.
DD/CB und FD/CB des dritten Byte aus den weiteren Tabellen.
2.1.6. Mikroprozessor Zilog ZB /99/
uer Mikroprozessor ZB ist im Unterschied zum ZBO als Ein-Chip—Mi-
kroprozeesor mit internen Speichern,'Ein-Ausgabs-Toren, Taktgene-
rator, Zähler und einer Zeitsteuerung realisiert (Bild 25). Damit
ist er in hervorragender Weise als Instrumenten- und Geräterechner
prädestiniert. Eine große Anwenderflexibilität wird auch dadurch er-
reicht, daß Tor-Anschlüsse in der Funktion umprogrammierbar sind.
Die Programmentwicklung des ZB iet vollständig mit Hilfe der Ent-
wicklungsmittel des 280 möglich. Die spezielle Funktion des ZB
wird mit dsm letzten Maskenschritt durch die ROM-Programmierung
festgelegt. Daraus folgt die Notwendigkeit großer Geräteetückzah—
len bei der Anwendung dse ZB.
Wichtige technische Daten:
- Technologie: n-Kanal-Silicon-Gate-Tschnik,Ionenimplantation
- Betriebsspannung: +5 V- Taktfrequenz: 4 MHz- TTL-Kompatibilität‘ ROM-Kapazität: 2K Byte intern‘
RAM-Kapazität: 0,25K Byte intern'
externer Speicher: max. 64K Byte RAM und
erweiterbar max. 64K Byte ROM
76
U.>=
mchUCHonLo>
HIU.VU
U
uwo
Am+>HV.Am+va.AJIV.Luu
v.>.LCH
mczgommLmLo>
a+U.'U
n
02H
Afäväfxöäävccno<
„Eo
0330:;
m-<
m
0009
<
.o
„500
3.0.38;
wx<.v<
m
„.oxwa
<
ca
muoum
umuazmom
<
.m
zmoo.m0H
m><.0<
m
10mU
.mm
>LLmon>o<
.3m
co>
02:.moH
m<<|v<
m
oz<1
<
co>
>o.m
coauxmgunam
>o|m|<||<m
ommm..N
„wir:
<
co>m
035.333
m-<.v<
m
00mm..n
Ao+xö.„...:.cfino<
0N
5.0
03:03
>o+m+<|v<m
0000
<
3Nm
co>
COflufluu<
m+<||<
m
oo<
7.5.2.00.00
20.303.
0:33.03ch033.
„-omüom.a-..x.v.=...7.:..<„.000...e
08.35.3co>
02.26
Tomoomäjxö......:.:u<009mm.
35.4.60.00
20.303.
00000003033.
Tomiom.a+..:i...‚.;....;-<Emomw
09.03035co>
02.25
H-omoom.fijxö..:.3..;-<Eou
‚chmHLUoHCmemoLU<anomn|om.H|4I|'41
0.0030
08022.8.22.32.0S
Lowmcmtüoam
„00600405630.000.19
mczmflguofic000m00v<alumlvom.a|41||uxm
M
„2.32.0E
3.23385
„00.13.35658000mm
mcacmzLommoLu<
HIUm.'Um.a+JI.ÜJId
onum„E
08032.3.22.32.05
03232030
100000405630.50.5
mczcmcgmmmmgv<
„nom.vom.fi+41.'41.
W
Locfluam5
0329.36on
„5063.35650.
H00
>H.xH...:„3‚09.300005.oflm.äz<3039.00.030100.3.30.xmflw
0:33:02.383.310000
7.310000.xxmn
6
.mäufimezäuflmoämäoa
.„.<4v„.<
.„.<.„.<xmwm.
n‚muHmcomEJLOHmflmmLHoanooinimo
JI.woxm„HW
>H.wa„.>H.wa„.Lozfläfloflmv.332m.
3.5.8.1.2:€8.52.nn
„.on.
>H.xH.„.<...x.m0.omnmm503002033.30..
‚.mmiAmJötxmmÜGimvmm
Imanhm
>H.xHJInmm
„3500-530000..
3.100
3.0.0.00D
>H.xH.mm.JI.wo.omnmm.mmm
uflELÜLUHwammumJ
mmlvficcvmm.Accv04%m
>H.xH.0m..x.m0.omuuuCELCSJEmancc
„cchEu„05.000..
n
>H.xH.n.mJ....m0.omnuuE.
„3200:003033
ca.03
ca.000..
04.25.85.80an<
„Eo
<3“.
<60..
0.12520520mem
„2.<
m.|<
m.<0..
ms.
Ao+>Hväo+xHY35nuc
Esu
0.60
0.00.
wm
no+>HV.Am+xHV.L.AJIVnUL
uHEU
Lllfl
0.304u
J
o+>HV.Am+xHV.AJIV.c.anm
wasL
LoumflmmmcumJ
mIVL
m.L04
fil.
comczxLoeomanzuwmmman
mcznfloLiomommHLmemman
mczxLflg
H;m*mmTeilBefehlsliste des Mikroprozessors 280 /64/ 1.Tab, 4
77
floh.u
.xwmxomN
„33383;;man
323232.v
.ng
l=
‚L
coLoEom-couEE
31%‚1DE.u
II
O
‚max-Locoaonm-Lmumflmom.._„
COLouuoz-coumLuohA-Igii-ui.
o-Em
conoazoomuzuom5
Ec
m
41mm.
mcmmsm.manAn
conoflzommuzuom
äm
«im.u
mcamcawman
.332
conowzuomeHJ.
ol'm5
m
«im
>o
‚52....
5.536.523".
15:01:m
mm
m...
„oiiäfoTA-ifämcoLoUoSEomm
E-Eum
0mm
>0
LonaJOmeSJ
nilä.m
4m
m
coLoHuOmeCHJ
HE.E
m
o-E
7:63:32.750555„am
343Nsz-H
uLmummm
LeumCflUon-FHImMOOHmmCU<LJN
-_4<0
HZHIW.
man
eo>
230m
0:5z
cmnomflw:33:35
71m:
HuJn
„EI
unsLLmuCHn
„EH
COLLonm
unaggouCH
OÜUEH
Homw.
3&0
Lmu
uHmI
H4H4
coucommaa
.Lu<|.._oo.;01
coaumLmno2.me
n.02
.n
Pi:„E
..
5.50
H|0>o
„_omHm
.moc
“CH:>o
moquJN
>|o-O>o
„.00...G
„E-
>23n
„6
T,
.153.
.EE
<-oo-v<
omzmw
„520353.momaoiuan
I|<
qnoOM
Dom
demE.“
concmLoaomnm.o
on<.
.uxoLLox-oome.co>Dom
05.0on|'<
<<n
Eiflamixfioämäu35.::
953501.:;
Tun-‚auum
85mm,.
>H.xH.n_mJ_._.m_o.omnuu3;.ch
330m???
Tun-von3
ozHa
am.>H.wo.omnmm
5333-019353:71;„C;
auf“m
am.xH.mn.omnmm
5333-33-35„min-va«.5
oooo
coflxmbnam-oäm-„osu>o-mm-4IIv-Em7.:
ommoe
„_w.._x.uo.omnmo
5333-33-3553241-04:m7.:
oofu.u.
5233-35-35331-5:m7.:
nonom
comcaxLosomma:o*omman
mcanOLzomommazowmmneu
mcaxfiä
Hcmmmm.
78
mgommoNOLQOwazmano...m.“
323.3
floh‚n
xwmxomN
w
.pmp
._.H
COHLOHv—OGE
z
o
003.542
luxuflcEo>
.mgnmxoam
2.5.x‚n
M
n.
oz
oconozomwzmxomum
FH
Eo>
.mgnmxuam
Hkmmm.“
umN
oo
5
„zu5
.Lmoä
„m5qu
5307.5:2:
„ö
Exu._
0a
Nz
13c:eo>
mcaäoxoam
SimvöxoaäamvnloaEx.n
38.
.zguumflcn
‚_on
an.
ca
‚_CUmuLSm
JÖJUa.OIVIon_s
8
im:
‚€052?u
zum
|3.
iomum
E...u<.t_m
Joaimdmviuaöfidmv._
Hmm‚um
z
o
uacwuon.on.c«.LU<.LUOLn
n.
oz
-Loucaiumum5:315?
ccdo.35m
m
umN
00
um
c..„
cc.Ln<.Lmo..aL0uc3
ccuvomiumntawlnmv.mm
oa
N7.
xumum
5:3.
032,63
IonTLTamvcc
jj‚J
.4
cum
m3
.>H.xH..=._umo«imE:
acaämfionc:
„ImOmäönToon.o
nznoes
uu-mmc:mc..„ummnv_x.oomm
c..„..:u<.mc3..nm.uonc:mm‘on.
Am:„_n
ed
„z
o
mcagam
.535qu
0.xxan
um
o
N
„1
a
oz
N-»‚.5
mczämfionc:
06...08o
an
mm
oz
Nz
„EN
8
mcaäm
‚.39:an
5.8ane
_
on.
N2
.cc3N
m::..am.uonc3
‚Enten.
c:
an
Cum
m3
5.5338.
.EocgdmfmoäxuoamTmomfläbxäfvulou„5.5
.Eocgdm.‚3230on
Toomäijx.3:702:
oSo„mm.
cumm3
coäfiäox
‚focgdm.639.83
«-momäijxgävlüvESum
.fm..6<.am.
.moäxuoä
qumäjxhngviüv„Soe
o.mom
co>...um..o._...mm:<
.70on
.2onhno
UW
c
Lok
wzm
onmmmamcoumo
‚4:07;
(25.50oe
oum
m3
5.5233.
.EoCEdmänmmSSuoE„-momäjxhxäovöfixv„52Hu.“
.c..o...u.c..o...u„-momäjxhxäovöfixvnzH
u
m.
cumm3
coäfioaom
.focgdminmmfioüoä„-mom.„+._:o._:.8T03552H
_
.fo.._u<.am.onom53.ooäHumomäjxhiäovöfixvHZH
Udo".
co>...:um..o.r..mcaw
879..
A3.ng
c
L0...
eo>
onumcaoCOumo
TSÖ<
ncv.ncv.
„miiäfx:
52030353323onvno
m3mmm
oa
coauflmoa2.::.an
coNuomnuunHoNCflm
«n'no
u.pkwm‚.a
u
-„flmnpäoäOLmNuN
couuoknäfioufim
nmiN
n5
Cm..
comEiLoeommHLOwomman
ucanuouzumommazombmman
9:373;
onwom
79
Befehle C Z P S N H Erkllrungen, Bemerkungen
ADD s;ADC e l I V I O I I-Fleg wird entsprechendSUB s;SBC s;SPs;NEG l I V I 1 I Ergebnis 1 oder O gesetztAND s O l P l O 1 o-Fleg wird nicht beeinflußtOR s; XOR s O l P I 0 O o-Fleg wird gelöschtINC s - I V l O I 1-Fleg wird gesetztDEC e - I V I 1 I X-Fleg ist unbestimmtADD DD,ss I . - . O X P-P/V-FlegADC HL‚se I I V I O X P-Peritüt eetzt P/V-FlegSBC HL,ss I I V I 1 X V-Überleuf eetzt P/V-FlegRLA:RLCA;RRA;RRCA J!
. . o O O e
RL s;RLC e;RR s;RRC I l P l O O C-1‚wenn Obertreg entstehtSLA s;SRA e;SRL s I I P I O 0 Z-1,wenn Ergebnis Null ist
RLD;RRD - I P l 0 O S-i,wenn höchstes Bit 1 istDDA I I P I - I P/VzP-i bei Peritlt log.Op.CPL o - - ' 1 1 V-i bei Ober1.erit.0p.SCF 1 o - - O O H-1 bei Halb-B te-Oberleuf
CCF_ I v ° ' 0 X N-1 bei Subtre tion
INr,(C) aIPlOO
IN;IND;OUTI;OUTD o l X X 1 X
INIR;INDR;OTIR;OTDR - 1 X X 1 X
LDI;LDD - X I X O O Z-O, wenn B f O
LDIRILDDR - X O X O O P-1, wenn BCf O
CPI;CPIR;CPD;CPDR - l l X 1 X 2-1, wenn A-(HL),P-1‚w.BCflOLDA‚I;LDA‚R - | l | o 0 (IFF)-(P/V)‚IFF-Interrupt FFBIT b,s 0 I X X O 1
Tebelle 5:0bersicht zum Verhelten der Bedingunge-Flip-Flo s
(Flegs) bei der Ausführung der angegebenen Befe ledes Mikroprozessore ZBO
Vollständige Befshlscode des Mikroprozessors ZBO /66/,
(Teil 1: erstes Byte des Operationscode OO.‚FF)
0
0
0
0
m
<
0
0
n
0
m
v
m
N
H
o
:00
I00
:04
0
<
<
<.<
<.<
<.<
<.4
<.0
<.0
F02
km:
um:
am:
00
00x
000
00<
04
04
04
04
000
4:0
<0:
<0mm
c
a
cc.<c.<
4:0
„4:0
„4:0<„4:V<
„4:V„4:V„4:V„4:V„4:00
A4:00c.<
c.4
c.0
c.0
00
00x
4mm
00<
00
20x
000
00<
04
04
04
04
04
04
04
04
00
00
00
ca
4
4
4.<
4.<
4.<
4.4
4.0
4.0
<
4
0
0
‚0‚0‚0
‚0.0.0.0
.0‚0‚0‚0
‚044<000
mox
000
00<
04
04
04
04
000
000
000
000
cc.z
cc.00cc.0
cc.N:
:
:.<
:.<
:.<
:.4
:.0
:.0
<
4
0
0
44<0
44<0
44<044<000
zox
000
00<
04
04
04
04
020
02H
02H
02H
4:.0aton.<00
0
0
0.<
0.<
0.<
0.4
0.0
0.0
am
4:
00
00
H0
x0
2H
.cmk
00
00x
000
00<
04
04
04
04
000
000
000
000
ac.z
cc.00aa.0
cc.N0
0
0.<
0.<
0.<
0.4
0.0
0.0
ccv<
cc.4:„00„<A000<
nH
cH
mH
‚mH
00
00x
000
00<
04
04
04
04
04
04
04
04
4:.00„4:0
0
0
0.<.
0.<
0.<
0.4
0.0
0.0
00.4:4:.4:00.4:00.4:
04
aH
xx0
F00
00
00x
000
00<
04
04
04
04
00<
00<
00<
00<
z
0a
0
N
m
0
0.<
0.<
0.<
0.4
0.0
0.0
0.0
m.N
m
0<.0<
F0:
F00
F00
F0:
00
00x
000
00<
04
04
04
04
mH
«H
mH
X0
:00
:om
:OH
0
<
.
<
<
.
<.<
<Ä4:v<.:
<.0
<.0
am:
am:
km:
am:
00
.02<
000
00<
04.
04
04
04
000
<<0
<4:
<04m
c
c
a
cc.<„4:0
„4:0
A4:V
„4:V<
4:0:
A4:„0
„4:00cA4:vc.:
c.0
c.0
00
02<
00m
00<
00
02<
00m
00<
F4F4F4F404
04
04
04
04
04
04
0<
4:
00
00
4
4
4
4.<
4a4:04.:
4.0
4.0
„4:0
:
0
0
:00:
:maa
:000.man
mo
02<
00m
00<
04
04
04
04
000
000
000
000
aa.:
cc.00ca.02aa.N2:
:
:
:.<
:A4:v:.:
:.0
:.0
„4:0
:
0
0
44<0
44<0
44<0
44<000
02<
000
00<
04
04
04
04
02H
02H
02H
02H
:Ammv<.„aoncc
0
0
0
0.<
0fi4:v0.<
0.0
0.0
am
4:
00
00
H0
x0
F00
cH
00
02<
m00
00<
04
04
04
04
02H
02H
020
02H
cc.a
ca.00cc.02cc.N20
0
0
0.<
0A4:00a:
0.0
0.0
4:.cc<„000<„000
QH
mH
aH
QH
00
02<
000
00<
04
04
04
04
04
04
04
04
0<
4:
00
00
0
0
0
0.<
0A4xv0.:
0.0
0.0
cc.00cc.4:cc.00cc.00
000
00:
00:
00:
ao
02<
000
00<
04
04
04
04
04
04
04
04
a
00
02
N2
0
0
0
0.<
0A4:V0.:
0.0
0.0
0.02
m.N2o
F0:
F00
H0:
F0:
00
02<
000
00<
04
04
04
04
zH
xH
N2H0
002Tab. 6
onouvaooou
6u>m
6666626„N
Haokv
.\mm\omN
mLomooNOLQOLtz66v
ouoomacomom6maucmumaao>„6.666
6
6
6
6
6
<
6
6
6
6
6
6
n
6
H
o
<.6
<6
<6
<6
<6
<6
<6
<6
<.n
<6
<6
<.H
<
<
<
<
F66
F66
F66
F66
666
666
666
666
FH6
FH6
FH6
kH6
466
<66
66
666
„4:66A4666„4:66„4:66„4:66„4:66A4666„4:66A4666„4666„4:66„4666A464
„466
A466.
A466
F66
666
F66
666
666
666
666
666
FH6
666
666
666
466
<66
66
666
4.6
4.6
4.6
4.6
4.6
46
4.6
4.6
4.6
46
4.6
4.6
4
4
4
4
666
F66
666
F66
666
666
666
666
666
FH6
FH6
666
466
<66
66
666
6.6
6.6
6.6
6.6
6.6
64m
6.6
6.6
6.6
6.6
1.6
x66
6
x
I
I
F66
F66
H66
F66
666
666
666
666
666
FH6
FH6
666
466
<66
66
666
6.6
6.6
6.6
6.6
6.6
6.6
646
6.6
6.6
646
6.6
6.6
6
6
6
6
F66
F66
F66
F66
666
666
666
666
666
FH6
FH6
666
466
<66
66
666
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6
6
6
6
F66
F66
F66
F66
666
666
666
666
FH6
666
666
666
466
<66
66
666
6.6
6.6
6.6
6.6
6.6
646
.6.6
m+fl
6.6
6.6
6.6
6.6
6
6
6
6
F66
F66
H66
F66
666
666
666
666
FH6
hHm
FH6
FH6
466
<66
66
666
6.6
6.6
6.6
6.6
64N
m46
6.6
6.6
6.6
6.6
6.6
6.6
6
6
6
6
F66
F66
F66
F66
666
666
666
666
666
666
FH6
666
466
<66
66
666
<6
<.6
<.6
<.o
<6
<.6
<.6
<.o
<6
<.6
<.6
<.o
<
<
<
F66
F66
F66
666
666
666
666
666
666
666
FH6
666
<46
46
646
„46464:46
„4:66A4166A4666„4:66A4646„4:66„4:66A4666A4666„4666
„4:4
„4:6
A464
F66
F66
F66
666
666
666
666
666
hHm
666
666
HH6
<46
46
646
46
4.6
4.6
4.6
46
4.6
4.6
4.6
46
4.6
4.6
4.o
4
4
4
F66
F66
F66
H66
666
666
666
666
666
FH6
FH6
FH6
<46
46
646
6.6
6.6
1.6
6.6
6.6
6.6
6.6
:.o
6.6
6.6
6.6
6.6
x
I
I
F66
666
666
F66
666
666
666
666
#66
666
FH6
FH6
<46
46
646
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6
6
6
666
F66
F66
F66
666
666
666
666
FH6
FH6
666
666
<46
46
646
6.6
6.6
6666
6.6
6:6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
o
6
o
F66
F66
F66
F66
666
666
666
666
FH6
FH6
666
FH6
<46
46
646
6.6
6.6
6.6
6.6
6.6
6.6
6.6
m46
6.6
666
6.6
6.6
6
6
6
F66
666
F66
F66
666
666
666
666
FH6
FHm
FH6
666
<46
46
646
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6.6
6
6
6
F66
F66
F66
F66
666
666
666
666
FH6
#66
FH6
FH6
<46
46
646
m0
DHHGQWH93 a;Ä9 331343
„2000.00man
ou>m
0000:0‚5.00
oouwozu„n
30.:
\mm\omN
0.03035050:man
000002003omflvcmäzo>m
.00...
m
<
h
0
m
v
„.
0.x
A250Ewm.„.
a
N
Mein0
‚Gm0„.
u
Ao+nv<0mmum
w
zH
„Inm
Ewumn
0+"
000mm
3+"v
50mm
n
2.x
<00<um
3
0
„Exn...
AotnwnEm„.0
o+n
<00<mm._
„MotnNmemöka
o+u<0..mnu
0
e
o+HH
Emm0
n
<.
o+N
0..
Rw
T575
‚Eva
T50093+"0
.5000
...
o+nw0.
mß
m
„.05
0.50
0..
0..
0..a
A2."n
mumum
m
....
o+H
0..
ÄM.
„5...:
..:......„Ei:
00......u.o+n0
0mmum
U
m.
0+50..
„K1
<
„.05
02H
00<
00<
00<
0000
2500mmm<x
0.Ao+uw0.
«ne
23
i0.
„.8.
08.3
0+":mm:0<
(
0.33"0..
i
„au
m
„.010
0&0
.50
.50
.50
.50a
M0330mm:um
W
m.
2k
0..
05
„0E
„00..
„0:.
H000
0+5“mm:00e
0+"._
0..
„.0
m.
m
„50..
004
2H
zH
zH
ZH
Mut"H
mm:um
..
o+HI
0..
00._
H.<
<
H
o+H0
mum00.=
o+Nu
04
umx
ß
0%.
0..
0..
Amt“n
.erms
.m
A2500..
00
n.
u
0
A350Cm0“‚u
A2500..
mvW
0
zH
zH
AotcmCmum
(
A2500..
mv
Ao+xwvCm00
.
„6.x00<mm
m
m
25:
Actan
imum
u
cgotc0.
mm
„0ten.Emmm
e
xim0..
m„.
„25000mm
m
v
002
„man:Cmmv
n
C;S
0m.
3.33051.,
._
„.25;
002:;00?:
Mofiwo.50mv
u
x
10?.mm.
x
000mmx
n
5.50
H50
0..
0..
0..
0+"„.
.Emmm
x300xm
mm
€ch0..
F
„5.......
4.......
00...:
00...:
Jim
5.0„.N‚m
x
ach.„m
x.x00<0NK
w
„.qu
HzH
000
000
000
000
.‚„+o
50mmJ
0030„.300
x
02H0N
I03.
030
m20
3+0
„E
m:o
o+n
„.0
um.
„25;0..
um
H
„.Hnö
H00
.50
.50
.50
3+0
...‚..
mu
m
o+N
mo
00
51x0.
am
„0
„0.0„0
„In
05.m
o+H
„.0xm<
mo.x00<ma
0
Eo.
H0.
2H
zH
zH
„im
0.5.0
3+502<0<
00.x00<0
0m.
wiman
0030503050...0„.
Es00
‚5:0an
83
fillllll
95.2.06
..
32.2‚a
-:.N.55
2m.o
x
omp14€
„€35‚2......m
ü
33...75;
äEmNImE:-mum
: Blockstruktur des Ein-Chip-Mikroprozeeeore 28
o
5h
r______
Bild 25
(Ü
60.53535.
.
{u
B4
- E/A-Tore : 4 Tore Je B Bit
(parallel, seriell)- Zähler : programmierbar ele Zeitgeber
2.1.7. Mikro-Controller /50/, /51/
Spezielle Mikroprozessoren werden auch als Mikro-Controller
bezeichnet, Während die univereellen Mikroprozessoren auf Grund
ihrer Wortetruktur rechentechnische Aufgaben effektiv lösen,
eignen sich Mikro-Controller als überwiegend logische Prozeeeo-
ren für Ein-Bit-Operationen der Steuerungstechnik. Die Hauptan—
wendung ist damit bei der Realisierung programmierbarer Steue-
rungen zu finden.
Die Grundstruktur logischer Prozessoren besteht aus den Blöcken:
- Zentrale Verarbeitungseinheit- Programmspeicher- Eingabemodul (Multiplexer, Pufferregister)- Ausgabemodul (Demultiplexer, Ausgaberegister),
2.1.8. Datenvergleich von Mikroprozessoren
In der Tabelle 7 sind die wichtigsten Daten von Mikroprozessoren
(CPU) der PMOS-, NMOS-, ECL- und IZL-Technik zusammengestellt.Im Unterschied zu allen anderen angegebenen Mikroprozessoren ist
der TMS 0400 in Bit-Slice-Systemtechnik aufgebaut. Das heißt, be—
sitzt ein Prozessor-Chip eine Verarbeitungsbreite von z. B. 4 Bit,
so ist eine Erweiterung und damit eine Problemenpsssung der Ver-
arbeitungsbreite durch Kaskadieren möglich (4, 8, 12 ... 64 BitL
Zugleich ist mit den auf hohe Verarbeitungsgeschwindigkeiten orien—
tierten Bit-Slice-Prozessoren die anwendungsorientierte Definition
von Mikrobefehlen möglich /72/, d, h., sie sind mikroprogrammier-
ban
85
Wort— Zyklus- Speichen BetriebeTyp Jahr
Länge Zeitzpe Adr.Befehle
spgil VTech.
MCS8008
1972 6 61: 12 16 K 46 +5,-9 PMOS
"Cs1974 6 Bit 2 64 K 76 +5,—9, NMOS
6060 _12
"C51975 4 Bit 10 6 9 K 60 +5 -10 NMOS
4040' '
MCS
80351976 6 Bit 1,3 64 K 76 +5 NMOS
MCS
804a1976 6 Bit 1,5 96 +5 NMOS
z 60 1974 6 Bit 1,6 64 K 156 +5 NMOS
M6800 1974 6 Bit 6 64 K 72 +5 NMOS
TMS 4... 0,1... 512 2
04001975
64 Bit 0,5 MikroI L
MC .
1975 16 61: 7,5 64 K 69 +5,-5, NMOS9900
_12
SBP .
108001976 4 61: 0,055 +5 ECL
SBP .2
99001976 16 61: 0,33 64 K 69 I L
z a 1976 16 Bit 1,5 64 K 156 +5 NMOS
9440 1977 16 Bit 32 I< 72 +5 I2L
F8 1976 6 Bit 2 64 K 72 +5,-12 NMOS
. wieZ 800 1978 16 Blt
PDP 11+5 NMOS
6066 1976 16 61.: 1 64 K +5 NMos
Tabelle 7: Datenvergleich von Mikroprozessoren
86
2.2. Mikroprozessor-Speicher
Zur Mikroprozeseor-Syetemtechnik gehört ein ebenfalls in hoch-
integrierter Halbleitertechnik realisiertee und an die Mikro-
prozessoren voll angepaßtse Spektrum von Speichern /1B/‚ /29/,
/35/‚ /49/, /65/. Sie besitzen unabhängig von ihrer Herstellungs-
technologie grundsätzlich TTL-Kompatibilität, eo daß ein Aus-
tausch von Speichern beliebiger Art und Kapazität möglich ist.
Die Speicheradrseeierung in der CPU setzt lediglich die Byte-
Orgenisation der Speicherplätze voraus, da sich Jede Speicher-
adresee auf ein Wort (Helbwort, Viertelwort) Je nach Verarbei-
tungsbreite bezieht.
2.2.1. ROM's
Die Gruppe der Festwertspeicher ROM (reed only memory) hat die
Aufgabe, als Nur-Lese-Speicher einmal eingeechriebene Daten
oder Befehle zerstörungefrei für ein beliebig häufiges Lesen
bereitzustellen. Die wichtigsten Arten der Festwertepeichsr
sind:
— ROM Der eigentliche ROM ist ein im letzten Fertigungs-
schritt maekenprogrammierter Festwertepeicher mit
nicht mehr veränderlichem Inhalt (Bitmustsr).
- PROM (programable read only memory):Vom Anwender mit einem speziellen Programmiergerät
programmierbare Festwertspeicher, deren eingeechriebe-ner Inhalt ebenfalls nicht mehr gelöscht werden kann.
- EPROM (eraeeble PROM):
Vom Anwender mit einem speziellen Programmiergerät
elektrisch programmierbare Feetwertepeicher, deren In-
halt mit Hilfe von UV-Licht global gelöscht werden
kann (ca. 100 x).
EPROM's werden auch als RePROM's bezeichnet.
87
TypSpeicher- Anschluß- Zugriffe- Betriebe- Techn.kapazität zahl zeit‚fe Spg., V
0501 256 x a 24 1 -9, +5 PMOS
2316 2K x a 24 0,4 +5
3302 612 x 4 16 0,070 +5 STTL
3304 512 x a 24 0,070 +5 STTL
3N32 B 0 030
74167x ' *5 TTL
DM
85312K x a 0,3 +5
H"1K x 12 1a o 500 10 CMOS
6312 ' *
6302 512 x 6 24 1 +5
8308 1K x 8 24 0,450 +5
6316 2K x a 24 0,650 +5
Tabelle B: Datenvergleich meekenprogrammierter
Nur-Leee-Speicher (ROM)
— EAROM (electrically alterable ROM'e):Im Mikroprozessor-Systemcherbarer und löschbarer
echreibdauer beträgt ein
daß diese Speicher nicht
mit elektrischen Impulsen spei-
Feetwertepeicher. Die Ein-
Vielfachee der Leeedeuer, eo
ele Leee-Schreibepeicher ver-
wendet werden. Wie bei allen ROM'e bleibt der einge-
echriebene Inhalt bei Betriebespennungeauefall erhalten.
Zusammenstellungen von Mikroprozessor-Speichern (ROH,
EPROM, EAROM) zeigen die Tabellen 8, 9 und 10.
88
TYP "323552232222:th“6'32923552”53222353}Techno
1702 256 x 8 24 1 +5,-9 PMOS
e703 1|< x a 24 0,45 +12‚+5‚—5 NMOS
8755 2K x 8 40 0,45 +5 NMOS
0702 255 x a 24 1,3 +5‚-9 NMOS
3501 255 x 4 15 0,05 +5 STTL
3525 1K x 4 1e 0,035 +5 STTL
3624 512 x e 24 0,070 +5 STTL
2716 2ß x 8 24 0,45 +5 MNOS
2704 512 x a '24 0,45 +5‚-5,+12 NMOS
2708 1K x B 24 0,45 +5,-5,+12 NMOS
Tabelle 9: Elektrisch programmierbare ,
Nur-Lese—Speicher (EPROM)
UV—löschbare
Typ Speicher- Anschluß— Zugriffs- Betriebs— Techn,
kapazitat zahl zeit, us Spg„ V
7010 1K x 8 25 —3o r-auos
1924C 1K x 4 22 2 +5‚-14‚—24 MHOS
Ta4elle logElektrisch SChFelb—
Nur-Lese—Speicher (EAROM)
und loschbare
89
Die Blockatruktur eines 1K x BBit-Speichers zeigt Bild 26. Als
EPROM entepricht diese Schaltung dem B708 (2708) und sls masken-
programmierter ROM dem 6308. Mit Hilfe des internen Adrsßdeko-
ders wird dis 10Bit-Adresse (A9 ... A0) mit 7 Bit einer Matrix
129 x 64 und mit 3 Bit einer Speltenauswahl zugeordnet, um in-
tern zu einer günstigen Speicherorgenisetion zu kommen. Die Ds-
teneusgabe erfolgt über einen Ausgebepuffer, der mit dem SignalCE (chip snsble) den adressierten Speicher nach Beendigung der
internen Einschwingvorgängs an den Bus snschsltet, womit sie
in die CPU gelesen werden können.
Daten-
eing.: 427—
As‘
MatrixA o
g
>
An‚_ ; 641128-8K8it
26': s . .
A:‚j _g _ 2 (1. Zuordner)A s
k
o n
A, g
_ _
1:,"_
A1 .. < SpaltenauswahlA k (2.2uordner)
0-
CE o— Ausgangspuffer
Datenaus < 6 J J L 1 o Jgmgxo! Du Du 0b 03 D: D1 Üo
Bild 26: Blockschaltung des EPROM 8708
2.2.2, RAM's
Lese-Schreibspeicher (RAM, rsndom sccess memory), Speicher mit
wehlfreiem Zugriff, heben die Aufgabe, Daten oder Befehle wäh-
rend des Rechenbetriebes des Mikroprozessors aufzunehmen und wie-
90
.dsr bereitzustellen /1B/.
Mit dem Abschalten der Betriebsspannung verlieren sie ihre In-
formation, wenn nicht speziell Maßnahmen zur Betriebespannungs-
pufferung vorgesehen sind. Bezüglich ihrer Systemsigenschaftsnunterscheiden sich RAM's nicht wesentlich, unabhängig in welcher
Technologie sie hergestellt sind. wahrend ROM's fest ausschließ-
lich Byte-organisiert sind, haben RAM'e sowohl 1-Bit als auch
4- und B-Bit-Vsrarbsitungsbreits.
Die Eigenschaften der RAM's werden Jedoch in ganz entscheidender
Weise durch ihre Herstellungetschnologie und ihre Schaltungs-technik bestimmt:
— Bipolar-RAM's: kleine Kapazität, große Arbeitsgeschwindigksit
- PMOS-statische RAM's:
mittelgroße Speicherkapazität, preiswert, kleine Arbeitsge-
schwindigksit, mehrere Betriebsspannungsn zur Sicherung der
TTL-Kompatibilität
— NMOS-etatische RAM's:
mittelgroße Speicherkapazität, gegenüber der PMOS-Technik
doppelte bis dreifache Arbeitsgeschwindigksit, höhere Packunge-
dichts, eine lußere Betriebsspannung (+5 V) und damit unmit-
telbare TTL-Kompatibilität (Silicon-Gats-Technik)
— CMOS-statische RAM's:
mittelgroße Speicherkapazität, hohe Arbeitsgsschwindigksit,auf Grund der Komplementärechaltung extrem geringer Ruhestrom-
bedarf, günstige Eigenschaften als batteriebetriebene oder
-gepufferte Lese-Schreibspeicher ohne Datenverlust bei Be-
triebsspannungeauefall
- MOS-dynsmischs RAM's:
große Speicherkapazität, hohe Arbeitsgeschwindigkeit, externe
oder interne Mehrphasensteusrung zum Schreiben, Lesen und zum
Auffrischen der Kondensatorladungsn
91
- CCD-dynamieche RAM'a:
größte Speicherkapazität der Halbleitarschsltkreisa, höchste
Bauelementedichte, für Daten-Massenspeicher der Mikrorechsn-
technik geeignet. Aufbau in Registerorganisation, woraus Zu-
griffszeiten bis zu ma entstehen.
Die Blockstruktur des dynamischen RAM U2530 ist im Bild 27 ge-
zeigt. Dae Datenformat dynamischer Speicher ist im allgemeinennur ein Bit (z. B. 1K x iBit)‚ Die innere Spaicherorgsnisationist wiederum matrixförmig. Da der dynamische RAM nur eine Kurz-
zeit-Spsichsrung gestattet, sind nach ca. 2 ms sämtliche Zellen
aufzufrischen (refresh).
A0 0--b.
AI 0"- : Speichermdr'lx.2 —- 6‘ '
od- m 4— ä E 2- T ‘:bA2
‚3. EäL
32 Zellen: ‚ä;A3 0-- 3 32 Spalten 5:”M Hd 2 {.3s 35
a'
0I Spalten-Decoder mit
.—
Zyklus— ä I'n/Aus ab!HDI —° uns
CS Ov- ‘-C-.Es ä
„r ‘——° USS
WE M, l...‚ä Adressrcgister D0 <-n-* Uoo
ü du 0 I 0
A5 A6 A7 A8 A9
Bild 27: Blockschaltung des dyn. RAM U2530
Die Tabellen 11 und 12 geben einen Datenverglsich wichtiger
Parameter dynamischer bzw. statischer RAM's. Sie zeigen insbe-
sondere das bevorzugte lßit-Datenformat. Bei der Anwendung von
RAM's in Mikroprozessor-Geräten ist das 4Bit-Format Jedoch
günstiger.
Typ Speicher- Anechluß- Zugriffe- Betriebs- Techn.
kap. Bit zahl zeit, Fa apannung,V
6107 4K x 1 22 0,42 +5,-5,+12 NMOS
2107A 4K x 1 22 0,4 +5,—5,+12 NMOS
32'003 128 0,012 1+5ECL
2104 4K x 1 16 0,3 -5,+5‚+12 - NMOS
2107 4K x 1 22 0,3 -5,+5,+12 NMOS
2116 16K x 1,
16 0,3 -5,+5,+12 NMOS
6006 4K x 1 0,190 NMOS
U253 1K x 1 18 0,48 -16,-19 PMOS
Tabelle 11:0atenvergleich dynamischer Leee-Schreib-Speicher
(RAM)
93
Typ Speicher— Anechluß- Zugriffo- Betriebe- Techn.
kapazitlt zahl zeit,Jue epannung,v
1101 256 x 1 16 0,85 +5,-9 PMOS
B101 256 x 4 22 0,85 +5 NVOS
U202 1K x 1 16 +5 NMOS
c"256 x 1 16 1 s +5 -9 PMOS
3001' l
B155 2K x 1 40 0,45 +5 NMOS
2101 256 x 4 22 0,5 +5 NMOS
2102 1K x 1 16 0,35 +5 NMOS
2111 256 x 4 1B 0,5 +5 NNDS
2125 1K x 1 16 0.075 +5 NMOS
3101 4 x 16 16 0,035 +5 STTL
3107 256 x 1 16 0,060 +5 STTL
5101 256 x 4 22 0,45 +5 CMOS
8111 256 x 4 1B 0,45_
+5 NMOS
0181 16x1 14 0,050 +5 'I'I'L
Tabelle 12:Datenvergleich statischer Leee-Schreib-Speicher(RAM)
94
2.3. Mikroprozessor-E/A-Schaltkreiss
Die Leistungsfähigkeit eines Mikroprozessors hängt in entscheiden-
dsm Maße von der Geschlossenheit der Systemkonzeption sb. Um den
Mikroprozessor an die Einsatzbedingungen beliebiger Aufgaben an-
passen zu können, ist es notwendig, neben Speichern auch Periphe-
rie-Schaltkreise bereitzustellen /19/‚ /21/, /ZB/, /49/, /59/,
/70/‚ /98/‚ Dis wichtigsten Peripherie-Schaltkreise befinden sich
in den Ein-Ausgabe-Schnittetellsn. Eine Übersicht gibt Tabelle 13.
2.3.1. DMA
Um den Dstsntransport vom peripheren Speicher in Ausgabekanälsund umgekehrt die Übernahme von.Eingabedeten in den Speicher we-
sentlich zu beschleunigen, realisiert ein DMApSchaltkreis (direct
memory acces) den direkten Speicherzugriff /19/, /21/.Während des direkten Datentransportss befindet sich die CPU im
Wartezustand. Die gemeinsamen Buslsitungsn dienen als Rangisrkno-
ten. Der Z BO — DMA enthält u. a. die Steuerung für vier Ein-/Aus-
gabeksnäle mit Blockllngenzähler, Speichsradrsssen-Anzsiger und
Kaskaden-Priorität.
2.3.2. USART, SIO
Der Übergangvon der parallelen Wortdarstellung im Mikroprozessorzur seriellen synchronen oder asynchronen Datenübertragung auf
Leitungen wird mit USART-Schaltkreisen (universal synchronous/
esynchronous recsiver/transmitter) realisiert /19/, /21/. Sie
stellen des Bindeglied zwischen dsm B-Bit-Datsnbus und der zwsi-
sdrigen Übertragungslsitung der. Da diese Schaltkreise programmier-
bar sind, lassen sie sich an unterschiedliche periphere Geräte
leicht anpassen.
Der Z BO-SIO-Schaltkreis (serial input/output) gestattet den un-
mittelbaren Anechluß von F10ppy-Disk-Gerätsn, Bildschirmen und
Fernschreibern. Neben dem bitseriellsn Empfang und dem bitseriel-
lsn Übertragen enthält er die Paritätsbitsrzsugung und -prüfung.
95
Typ Funktionsbeschreibung
8212 B Bit E/ApTor mit Puffer und Multiplexer
8251 Programmierbare Serienachnittetelle für Synchron-und Aaynchron-Betrieb
6255 Programmierbare periphere Schnittstelle mit 24
programmierbaren E/ApAnechlüeeen (parallel)
zeO-PIO Parallele Ein- und Auagabe, Anechlüeee programmierbar
_Zähler- Zeitgeber-Schaltkreie von CPU steuerbar
zeo CTC4 Zeitkanüle
I
ZBO-DMA Direkter Datankanal zwischen Peripherie und Speicher
ZBO-SIO Serielle Ein- und Auegabeechnittatelle‚ programmierb.
SDMBSO Datenerfassungeeyetem für 16 Kanäle der analogen.Eingabe mit Multiplsxar und D/A—Wandler für 12 Bit
sonss:Wie SDMBSO, Jedoch für B Differenzeingänge hoher
Gleichtaktunterdrückung
Aue abeayetem mit 4 analogen Ausgaben (I oder U)"1'1201 (Auglöeung12 an) für sac eo
MPZO Eingabe-Hybrid-Periphal mit 16 analogen Eingängenmit B Bit Auflösung für 8080, 9080, 6085, ZBO, SCIMP
MP21 Wie MPZO, Jedoch für 6800, 650 X und F8
RTE1200 E/AFSubaystem mit 32 analogen Eingabekanälen von
12 Bit und 2 analogen Auegabekenälen zu 12 Bit
Tabelle 13: Mikroprozessor-Psripherie—Schaltkreieeund Module
96
Der SIO-Schsltkreis besitzt zwei vollständige Duplex-Serien
E/A-Kanüle. Durch Kommsndowörtsr der CPU ist er im Aeynchron-betrieb Jedem Übertragungsformat snpaßbar.
2.3.3. PPI, PIO
Der häufigste Übergangvom Mikroprozessor in die Peripherie
vollzieht sich bei der speziellen Gerätetechnik in der parallelen
Datendsrstellung. Programmierbare Peripherie-Interfsce-Schslt-
kreiee, PPI (programmable peripheral interfsce), gestatten es,
die Funktion ihrer Anechlußstifte durch das Mikroprozessorprogramm
festzulegen /19/‚ /21/. Der Z BO-PIO (parallel input/output) ent-
hält zwei TTL-kompatible B-Bit-Tore für den parallelen Datenver-
kehr mit vollständiger Steuerung des Quittungsbetriebes. Zugleich
ist eine programmierbare Interruptbearbeitung entsprechend den
Zustsndsbedingungen des peripheren Gerätes möglich.
5 GNU! Interne GBitV St -"er
Daten
Quittung:-Detsnbus Signals
CPUCPU
lntsr -aus
facsßan
4» Dm
‘- Quittung:-—> Signals
‘3 Interrupt - Stcusrung
Bild 28: Blockechaltung des Z BO-PIO
97
Die Blockechaltung nach Bild 28 zeigt den stark vereinfachten
Aufbau des PIO-Schaltkreiees.‘DisE/A-Tors A und B enthalten Je:
. ein BBit-Datsnausgabs-Register‚. ein BBit-Dateneingabe-ngieter,
. ein ZBit—Betriebsarten-Register für die Festlegung der Auf-
gabe des Torss A bzw. B (1. Dateneingabe, 2. bidirektionale
Dateneingabe/Datenausgebe im BBit-Format, 3. bidirektionale
Dateneingabe/Datenausgabe im Einzelbit-Format ohne Quittunge-
signale),
. ein ZBit—Maekierungs-Steuerregister,
‚ ein SBit-Maskierungs-Regieter und
. ein BBit-Ein/Ausgabe-Wahl-Registsr.
Die Batriebeartsn-, Meskisrungs- und die Maekierungs-Steuer-Rs-
gieter werden von der CPU geladen (programmiert).Der Z BO-PIO enthält eine automatische Interrupt-Vektor-Erzeugungund Prioritätekodisrung. Die Prioritätsfestlsgung erfolgt nech
Kaskadierungsprinzip (Kettenschaltung der Tore aller PIO-Schelt-
kreise.
2.3.4. CTC
CTC (counter timer circuit)-Scha1tkreise dienen als programmier-
bare Zähler/Zsitgeber zur Ablaufsteuerung, Interrupt-Programm—
Verschachtelung und als programmierbare Zeit-Ndrmals von Mikro-
prozessoren. Der ZBO-CTC enthält visr unabhängige, programmier-
bare BBit—Zähler bzw. 16-Bit-Zeitgeber-Kandle. Es können pro-
grammierbare Interrupts ausgelöst werden, wenn die Zähler einen
vorgegebenen Wert erreicht haben.
2.3. 5. ADC, DAC
Die Analog/Digital- und Digital/Analog-Wandlung (ADC, DAC) ist
eine grundlegende Voraussetzung zur analogen Signalverarbeitung
mit Mikroprozessoren /22/. Es ist notwendig, unterschiedlichsten
Anforderungen an die Wandlungsgeschwindigkeit gus bis ms) und
die Wandlungsbrsite (8 ... 14 Bit) Rechnung zu tragen.
Die AD- und die DA-Wandlung kann sowohl in eigenständigen Modu-
len oder Schaltkreisen sls auch mit Hilfe der Softwareunter-
stützung durch den Mikroprozessor realisiert werden.
In Verbindung mit Mikroprozessoren wurden voll kompatible Ana-
logdaten-Erfaseungssystsme entwickelt (data aquisition systems),die als periphere MikrOprozeseor-Module alle Aufgaben der Sig-
nalveratlrkung, Störsignalunterdrückung‚ Potentialtrsnnung, des
Multiplexens‚dss Wendelns und der Datenpufferung übernehmen
(Tabelle 13). Dabei können bei s bis 16 Kanälen Eingangsspannun-
gen von 1 mV bis 10 V und Eingangsströme bis zu 20 mA verarbei-
tet werden. Ebenso liefern DA-Wandlermodule sowohl Spannungs- als
auch Strom-Transport-Signale, wie sie in der msr-Technik üblich
sind. In Sonderfällen sind Mikroprozessoren unmittelbar mit Ana-
logkanölen ausgestattet.
Das Spektrum der AD-Wandlerverfahren ist eshr groß. Bild 29 zeigt
eine Klassifizierung der Wandlerprinzipisn nach den Merkmalen:
Anzahl der zur Wandlung notwendigen Rechenechritte r (Wandler-
takte) in Zuordnung zu der Anzahl der an der Wandlung beteilig-ten Normale h /22/.
In dieses Schema lassen sich alle Wandlervsrfahren einordnen.
In der hochintsgriertsn Technik findet das Stufenwandlerprinzip
(Wägeprinzip) die häufigste Anwendung (Hybrid-Schaltkreise). Eine
nahezu vollständige Halbleitärblock-Integration ist nach dem
Ssrienwandler-Prinzip möglich (z. B. chargs balancing) da nur
ein einziges Spannungsnormal als genaue Konstante benötigt wird.
AD-Wandler
Nach Bild 29 haben die Verfahren folgende Wirkungsweise:
- Parallelwandlsr:
Das analoge Eingangssignal durchläuft in einem einzigen Takt
so viele Komparator-Schwellwerts (Fenster), wie zur maximalen
99
Auflösung benötigt werden. Durch eine Dekodierscheltung wird
gleichzeitig das dazugehörige Binärwort enmittelt. Des Ver-
fahren iet somit sehr schnell, aber auch aufwendig.
Anzd'tlu der R nscl'rim = r nimm 4
1 ldm l m-1
Parallel- Icngsnrnc unsmung————>
' wandler hohe Auflösung\
E Parallel-'
5z
semn -
':u
wondlerJ: x
r
3r-E 1 Z u.
ä5 trau ‘
h'U
gl— erweiterter3 .
_‚ä1.2.TaH t
Senen_
5 wondler
schnelle Umseuung'- geingc Auflösung
l
Bild 29: Klassifizierung der AD-Wendlungsprinzipien /22/
- Serienwandler:
Genau gespiegelt zum Perellelwandler kann ein einziges Normal
so häufig gezählt werden, bis Anslog- und Digitalsignel gleich
sind, Damit ist dieses Verfahren am langsamsten. Der Aufwandist Jedoch sehr gering, Die Genauigkeit ist nicht durch das
Zählverfahren beschränkt (Dusl-Slope-‚ Quedro-Slope-, Charge-
Belancing-Verfahren).
100
- Stufenwandler:
Einen nahezu optimalen Kompromiß in Wandlergeechwindigkeit,
Wandlungegenauigkeit und Aufwand etellt der Stufenwandler (W6—
geprinzip) dar.
Beginnend mit dem größtenNormal (Gewicht) werden nacheinander
binlr abgeetufte Normale zur Kompeneation mit dem Eingangeeig-
nal hinzugezogen.Iet mit dem kleinsten, dem letzten Normal die Kompensation mit
dem Eingangssignal erreicht, eo steht dae Binlrwort zur Verfü-
gung, Die Kompensation erfolgt nach dem Verfahren der eukzeeei-
ven Approximation.
- Parallel-Serienwandler:
Verwendet man die Komparetorgruppe dee Parallslwandlere im er-
sten Takt mit der Bewertung 1, im 2. Takt mit der Bewertung
0,1 uew.‚ eo werden die Normale dse ereten Taktee eeriell wie-
derholt gebraucht bie aue der Überlagerung der Takte die Kompen-
eation dee analogen Signale erreicht ist.
- Erweiterter Serisnwandler:
Werden in einem Zählvorgang eret große Normale gezählt (z. B.
Hunderter), dann kleinere (Zehner, Einer uew.). eo wird eine
erweiterte Serienwandlung realisiert. Der Vorteil dieeee Ver-
fahrene liegt in der einfachen echeltungstechnischen Realisie-
rung. Gegenüber dem reinen Zählverfahren tritt eine weeentliche
Beschleunigung ein.
DAFWandler
Im Gegensatz zur AD-Wandlung ist die DA-Wandlung ein eindeutiger
Vorgang der gewichteten Zuordnung der Bits einee Binärwortse zu
den entsprechenden analogen Anteilen dee Geeemtsignals. Die wich-
tigste AD-Wandlungsmethode iet des Schalten von analogen Wider-
stands-Netzwerken (dualcodiert, BCD-Code, Kettenleiter-Nw uew.).Bild 30 zeigt eine DA-Wandlung mit B-Bit-Verarbeitungebreite als
analoge Mikroprozeeeor—Auegsbs—Einheit. Dse analoge Signal ateht
ale Auegangeepannung (UA) und ale Ausgangsstrom (IA) zur Verfügung.
101
IZÜRQ
r.
SLR06
o
o— ‘25‚—. R
DM
„R0 R
t
„_L M—D—n2 c. R
1h
0‘ISRo
R°-
M -
‘ “A k
‚2;.g
h
_äa— n Rc T‘"
4
g "K Rva; 4a R3
022. a: —«=°|— ‚
cf ‘
ZRUA
.21. —c=°:—
D _äJTakt l \Analoocchdtt
Bild 30: 8 Bit-DA—Wandlungals Mikroprozessor-Ausgebe-Einhsit
amEin Beispiel für die Verwendung des Mikroprozessors zur program-
mierten sukzessiven Approximation in der AD-Wendlung zeigt Bild
31. Dabei wird der DA—Wandler nach Bild 30 zur Kompensation mit
den enelogen Eingangssignalen E1 bis Ee verwendet.
Welche Komparetorentscheidung Bo ... B7 im Mikroprozessor zur
Steuerung des DA-Wandlere, also zur sukzessiven Approximation
ausgewertet wird, entscheidet ebenfalls des Mikroprozessor-Pro-
gramm,
Damit läBt sich zugleich sehr einfach die in Bild 31 gezeigte
Multiplexer—Aufgabe zur Verarbeitung vieler Analogkanäle (E1‚bis E8) realisieren.
102
Komporotor1
{2g T
Mikroprozessor 1 Ablauf -
/’1 V j steuerungI" I tn
ziäizvEingabetor‚___.—_—__.Eingabe-
Puffer Ausgabetor
Bild 31: B-Kanal-B Bit-AD-Wandler unter Verwendung eines Mikro-
prozessor-Programmes zur sukzessiven Approximation
Ein wesentlicher Vorteil dieses Verfahrens ist, daß mit der
Wandlung Filterfunktionen (Mittelwertbildungen) und Signifikanz-tests zugleich durchgeführt werden könhen.
Tabelle 14 zeigt eine Übersicht der wichtigsten Parameter am
Beispiel international weit verbreiteter AD- und DA-wandler‚
Zwischen BBit-Wandlern und 16 Bit-Wandlern besteht ein Preis-
unterschied von 1 zu 10, so daß die Wandlerbreite eine sehr
kostenkritische Kenngröße ist,
Ebenso sind DA—Wandler kostengünstig gegenüber AD-Wandlern, so
daB es in nicht zeitkritischen Anwendungen zweckmäßig ist, den
Mikroprozessor selbst in die AD-Wandlungsaufgabe mit Hilfe ei-
nes DA-Wsndlere einzubeziehen.
103
.
.noaoanonom0333
ncooMLaognein
Loauca:
oconomomcavonavozvca
ooaouxuannomugoaucaiuox<uc:
l<\n„vaoaHonaH
>
OHm
m
H
Dom
Haoczoooo
...N+
mu+
8mm...“
«2.3.0..afim
3:6
.Eooon<
>
o“m
m
H
oom
mm
...N+
3+
oxu...m.oca...“55m
«Tim
3253uo<
I
m
H
88.0
nom
eo“
>
ca+
m“+
...mo.o
oooom...m..mcam
3.2.3aucom.Eoooo<
LoHucngaox<
m
H
nom
3253om
<5
m...o
mu+
352d
«62.8.055m«u
I
m
‚Eomoo
<5
«.20.>
oHH
m
H
oom
«um
...>m.m+
ms+
o&m...m.oom
..
m.o
‚5:3«H
u
o.“
3250m<2
<2
N...p>
o“H
m
H
oxmd
oom
on
...>m.m+
mH+
...mo.o
032.8‚5:3m“
..
«H
zucom.Eomuu
Loäcmgixo
>
.
.mmm
Lmazommax
.uHON
uumca
oaacmam
nonoaguom.Lmocj
..Nuomeaouoo
omcaaugoaHmEmeza3.
104
3. Modulares Mikrorechner - System K151O
Das erste Mikrorechnersyetem der DDR wird ab 197B vom VEB Kombi-
nat Robotron gefertigt /24/‚ /58/‚ /63/‚ Es verwendet den Mikro-
prozessor U 808 des VEB Funkwerk Erfurt als funktionsbeetimmenä
den Teil, Der modulare Aufbau im EGS-Syetem (Kertsnformat 135 x
170 mm2,direkte 90-polige Steckverbinder, Beugruppeneinheiten
480 x 160 x 240 mm3mit Unibus für Karten und verechaltbar für
Stromversorgungs-Module) ermöglichteinen flexiblen Einsatz in
unterschiedlichsten Anwendungsfällsn. Als Ergänzung zu den Modu-
len, die in einer Mikrorechner-Kaeeette zu einer Einheit zusammen-
gefaBt sind, gehören zum System eigenständige Peripheriegeräte der
Datenverarbeitung, Ebenso ist eine ausgebaute Software Bestandteil
des Systeme: Steuerprogramme, Ein-Ausgabe-Programme, Arithmetik-
Stendard-Programme, Croes-Aseembler (CRASS 4000 - K 1510), Croes-
Simulations- und Testsystem (CRST 4000 - K 1510), Crose-Aufberei-
tungsprogramm (CRAP 4000 - K 1510).
Eine Übersicht zu den Komponenten des Mikrorechner-Systems MRS
K 1510 und der Anschlußgsrätazeigt Bild 32‚
3.1. ZVE K 2511J Zentrale Vsrerbeitungeeinhsit
Die Zentrale Vererbeitunge-Einheit (ZVE) enthält die CPU U BOB,
den Taktgeneretor und Ergänzungselektronik.Die Fdnktionegruppen verteilen sich auf zwei ZVE-Steckkarten
(Bild 33 L
ZVE—Zentrale: Taktgsnerator,
ZVE-Schaltkreis,
Anpaßechaltung,
Auffangregieter,
Steuerung (teilweise),
ZVE-Steuerung: Dekoder,
Befehlsdekoder,
Adressensrweiterung,
105
Mikrorechner K 1510 Mikrorechner - Peripherieund Anschlußgeräte
- Module -
6ABD - K 7012 ._ _Lm. BDE-K7612‚Bedien-
" D einheit
n ZVZ - K 2011
.I
Zentral-ZVE - K 2511 einheit
OPS - K 3510:1 --° RAM
PFS - K 3910 0-1 P/ROM
EZU - K 2012 Uhr
ADA - K 5010 „529.1 _Q KMB daro 1250/35
e LBL\ daro 1210, LeserADA ' K 6010 ‘—2‘Q"m":: LBS daro 1215, Stanzer
so daro 1154/454ASD - K 6011 “‘—20J“Ü Spaltendrucker
BDW daro 1132ABW ' K 5012 ‘
"‘3'5-‘L-Q Blockdrucker
‘ BSE - K 7210 Bild-ABS - K 7010 —'— U"‘Q achirmeinheit 512 Z.
n ‘ 3 mTAS - 7610 d'- num‚-
5ATA ' K 7011 “_'
progr. Funktionsteetetur
‘-_._._ _. T51/T63, Fernschreiber,AFM ' K 9510
81 AS7 deR 4000/4201U
Asv _ K 8511 .._._i1Lm__E__‚V2.2(:gt)fiem.Fernubertrg.
z.B. MeßgerätA51 ' K 92.10 -323"m"a SI 1,2 Eingabe 56 B1:
_ A z.B. MeßgerätA51 K 9211 T-ZQJH’“: SI 1,2 Ausgabe 4a Bit
DEI _ K 9212o ___.L 16 Bit Relais ‚ -TTL Eingabe
digital
_.__._4_ 16 Bit Relais-AusgabeDAR — K 9213digital
AMB - K 5010 ———-—Cl dem 1250/35/55Kessettenmagnetband-GerätPRZ K 0410
EProgrammier—Zusatz und
UV-Löschung
APZ - K 0409
n
J
Bild 32 Mikrorechner-System MRS K 1510 und Anschlußgeräte /63_/
106
Interruptmaeke,
Interruptbehandlung,
Steuerung (teilweise).
Entsprechend den Parametern der CPU U BOB hat die ZVE dee
K 1510-Syeteme folgende technische Kennwerte:
— Vererbertungebreite: 8 Bit parallel (1 Byte)- Wortlänge der Befehle: 1, 2, 3 Byte- Befehlezehl: 43
- Adreeeierbare Speicher: 16 K Byte- Befehleaueführungedauer: 13,5 ... 49.5 Fa- Interruptleitungen: B
cncz UBBTAKT i |CLC''
rAsr 1.2
M—E—w U608SY.Sn 51.52
Stcuew _EgBL’D „.01 i P'EEIN
Amum st‘
2:0y
WEE) Aeueu- INT AR“;duuxhr
AR 1ms
‚um INT St. “ß
AR12J3
INT pnxp AR6„J1
flggun I Dem?kxggflfi„.u250.1
_‚
novcx.) 15
I
Dekozderä(mvop)
Bild 33 : Blocketruktur der ZVE den K 1510-M1krorechnereyetema/24/
107
3.2. ZVZ K 2011, ZVE—Zusatzeinheit
Die ZVZ—Karte iet eine ZVE-Zueatzeinheit mit 32 Byte-Kellerapei-cher und Steuerlogik zur effektiven Interruptbehandlung. Der zu-
sätzliche Kellerepeicher dient der Rettung der Inhalte der Univer-
ealregieter und der Bedingunge-Flip-Flope der CPU UBOBD. Damit
können erhöhte Interrupt-Anforderungen peripherer Geräte an die
ZVE erfüllt werden.
3.3. PFS K 3810. Feetwertepeicher
Die programmierbaren Feetwertapeichermodule können auf vorhandenen
Steckfaeeungen (24 polig, DIL) mit PROM'a von 0,25 K Byte (1 x ROM
z. B. 1702) bis zu 4 K Byte (16 x ROM) bestückt werden.
Die Adreeaenstufung beträgt 2 K Byte.
3.4. OPS K 35104,Leee-Schreib-Speicher
Die Leee-Schreib-Speichermodule OPS dienen der Speicherung variab-
ler Daten und Befehle. Die Karte Typ 051 8270 iet in Stufen von
0,25 K Byte bis max. 1 K Byte aufrüatbar (z. B. RAM 1101 A,
CM 8001).
3.5. AnechluBsteuerungen
Zum flexiblen AnechluB verschiedener peripherer Geräte der Daten-
verarbeitung, Meßtechnik und Büromaschinentechnik enthält dae M1—
krorechnereyetem folgende Anechlußeteuerungen (Je eine Karte):
- ADA K 6010: Sif 1000 (daro),- AFM K 8510: Fernechreibmaechine (S 1).- ASV K 8511: v 24-Schnittstelle (s 2),- ASI K 9210: SI 1.2 (Eingabe),- ASI K 9211: 31 1.2 (Ausgabe),- ABS K 7010: Bildechirmeinheit (BSE),- ATA K 7011: alphanumerische Tastatur (TAS),- ABD K 7012: Bedieneinheit (BDE),
ABW K 6012:
DEI K 9212:
ASK K 5010:
ASD K 6012:
DAR K 9213:
108
Blockdruckwerk daro 1132,
Digitaleingebemodul (2 Karten, 1 x TTL,
1 x RGK 20),
Keeeettenmegnetbandgerät,
Speltendrucker,
Digitalauegebemodul.
3.6. STM Stromversorgung
Tabelle 15 gibt eine vollständige Übereicht der Stromvereorgunge-
Baugruppen. Ihre Unterbringung erfolgt in einer eigenen Strom-
vereorgunge-Baugruppeneinheit.
109
Typ Ungy In/A Breite/mm
STMK 0310,01 12,0 +- 3% 1,5 45/50STMK 0310.03 10,7 +- 3% 2,0 45/50STMK 0010,04 9 +- 3% 2,2 45/50STMK 0310,05 5 +- 3% 3,3 - 45/50STMK 0310.06 5 +- 3% 10 60/55
NFIK 0311, 20 Einph. 4 45/45
STMK 0312,01 so +- 25%30% 0.06 45/45
STMK 0312,02 2x60,0 +- 25%30% 2x0,0B 45/45STZK 0312,03 ‚12,0 +- 3% 0,1 45/45STZK 0312,04 2x12,0 +- 3% 2xO,1 45/45STMK 0312,05 60 + 25% - 30% 0,06/01 45/45
/12V +- 3%
STMK 0316 24,0 +- 4V 2V_I
90/90
STM 18,0/2,4 18,0 +- 45%15% 2,4 90/90
STM 24,0/2,0—1 24,0 +- 10%15% 2,0 90/90
STM 24,0/2,2-2 24,0 +- 45%15% 2,2 90490STM 2x24‚0/1‚4 2x24,0 +- 45%1s% 2x1,4 90/90
AKMK 0315, mit: 5 +- 5% 5 150ohne Netz: 2,1 + 10% -5% 5
- STMK 0312,03/04 an K 0310,01 ...
— STMK 0312,01 ... 05 konstruktiv vereinigt mit
s M/STZ K 0310
5STMK 0316 für dero 1132
- STM 18/24/24/2x24 für externe Geräte
05 enechließbar
- AKM 0315 übernimmt die Stromversorgung für den
Operetivepeicher OPS K 3512 bei Netzauefell
Tabelle 15 Stromversorgunge-Module dee Mikrorechner-
Syeteme MRS K 1510 /63/
110
3.7. Eingebe-, Bedien- und Anzeige-Einheiten des Mikrorechner-
syeteme K 1510'
Zum Aufbau kompletter Mikrorechensnlegen enthält dse K 1510-Systemeigenständige Peripherie-Geräte:
- BSE K 7210:
Die Bildschirmeinheit dient sle universelle Anzeigebaugruppemit 8 Zeilen Je 32 alphanumerischer Zeichen auf einem 31 cm
Bildschirm.
— BDE K 7612:
Die Bedieneinheit wird vielfältig zur Teetung von Programmen
des K 1510-Systems bei der Inbetriebnahme, der Wartung und der
Nutzung des Mikrorechnsre angewandt. Sie besitzt Anzeigeelemen-
te für 4 Rechnerzyklen, 2 Rechnsrzuetände (Warten und Halt) und
14 Bit-Adressen bzw. B Bit—Daten. Mit Hilfe eines 14 Bit-Schal-
ter—Registers könnsn Adressen und Daten (Befehle) eingegeben
werden.
- TAS K 7610:
Die Tastatur besitzt eine anpaßfähige Ausstattung:
- Alphanumerischs- und Sonderzeichen,- Ziffern und Sonderzeichen.
Sie kann in unterschiedliche Anwender-Bedienpulte oder Bedien-
schränke eingesetzt werden.
- EZU K 2012 Echtzeituhr (eine Steckkarte):Die Echtzeituhr dient zum Start und zur Steuerung von Anwender-
programmen im Grundimpuleraeter 1, 10. 100, 1000 ms einstellbar.
3.3. Programms zum Mikrorechnsreystem K 1510
Zum Leistungsangebot der Mikrorechner-Systemtschnik gehört neben
der Bereitstellung der modularen Baugruppen auch die Nutzung um—
fangreicher Programmier-Hilfemittel, die es gestatten, Anwender—
programme sowohl auf universellen EDV—Anlagenals auch auf dem
Mikrorechnersystem K 1510 selbst zu übersetzen und zu testen.
111
Tabelle 16 gibt eine Übereicht zu den vom Kombinat Robotron lie-
ferbaren Programmen (M05 - meechinengrientierte äyetemunterlagen).Darüberhinaus eind durchentwickelte Standardprogramme für hlufigwiederkehrende Rechenoperationen verfügbar. Programme, die auf
univereellen EDV-Anlagen laufen, werden auch ale Croee-Programme
bezeichnet. Solche Rechner haben hierbei die Funktion dee Wirte-
rechnere zur Entwicklung der Programme der Mikrorechner.
Reeidente Programme auf Mikrorechnern zum Entwurf von Mikrorech-
nern werden auch ale Baeie-Software bezeichnet.
112
aueeoxuaoao„meeoxumouou>m
m.=Hv
couoaugo>coz.ugoamcmLk
.coLmHmHHmELoz
‚m02
.cuuuLm
.cam
.HwNLJB
.mmLuom
..>«D
„.uazz
..Lun3m..uv<
mEEmLmOLQULmucmpm
ou>m
ou>m
.mLozmHMmflLmanLom
.coHHOLucoxumumm
x
m
x
m.a
‚LoucH
.mczcmaummuouMLmo„UCMummnEmum>wLaw
wgnnoz<\m
0u>m
ou>m
.LmOLaco>
mczuamigo>
v.
m;
v.
müo
.coäflcmoäco>
9332m.3
3:2
„motzoz03Hv.
-
zozm
ou>m
0u>m
comaonccomaonc.ouxcznummk..Lm0La
v.
N
v.
m50
co>
mczfiofmmm0305523„zmäHEmmk08Hv.
-
mm5
3>m
25.5
vcmn
x
mN.o
x
1:004Eo>
.LmOLm
LmuNummLonacovmq
„mun<4
onHx
I
o<4m
ou>m
mouoouxmnnomon
onmmm3<
.
x
x
m
.COuomk
.covcwm
.cmNumeonD„MMJmImmm<Onmdx
|
mmmm
0u>m
ou>m
Anno
.cmxosgo
.comamCflm
.cozoflmLum
v.
N
v.
2.0
6055583330co>
mnmmcüäoäom03Hv.
u
„24m
20:1
ZZ
A
m02u
mammmV
c0fluxczm
msmz
onHx
mm2La*
ossmLmOLmnumOHvc:
aLmHneomm<|
mezumLOLtzoucmuflmoz
mauommmx
22uflE
x
mH
HONQz
uLoHucmHLocouuuHa
.Emum>m0mc3uaoLmnmz<|mmomoOHmH
xuoomvmm
vcanäozaowv
„2..
.55
.m.m
v.
m:
.oouvz
toficotoucaflocmmz.ES2333330237805oflma
x603255
.Hnaomsuo;
n<4
.Hmmo
.m.m„HE
x
mm
ooovm
{03:33:3qu
.so„mämmcaäoäfäämoxoam:
v.-ooo<n25
nuLoi
OONvx
mLmzuwom|OOOQz
Lob
OONva<4
x
m"
ooovz
mczvcoago>Lenz:
oEEmLmOLmuLauxoLLoxnmmomoooovoom<
ouLo;
H0N1.00N<
negoaansomm<Emv
zum:
oumflamacowmn
x
OH
.Ooovm
IHQJOILau
Eopm>m|uooh.:
ImcodumaaeamswmomoOama
xlooovmeo
ouLo;
HONv.OONv
mcagousemLmOLnmzumflaone>m
x
OH
.OOOQm
.Loaneomo<|ogxmz„szmzwmw<|wmomoOHmH
xaooovmm
Lozuaoam
Locsoom
a
m02n
LoczuoLmuLH;V
coauxczu
msoz
Onmax
mm:Law
oseoLmoLanmcoaumH:E«wuc:
|LoHneomm<|
Loczoogmuua;Tabelle 16 Fregramme zum K 1510-System /58/, /63/
113
4. Modulares Mikrorechner- System K1520
Das Mikrorechnsrsystem MRS K1520 ist als konsequente Weiter-
entwicklung des Konzeptes K1510 zu verstehen /100/. Es ist eben-
so modular aufgebaut, wobei Jedoch das Kartenformst 215 x
170 mm2gewählt wurde. Die Verbindung zum Datenbus erfolgt über
zwei SBpolige indirekte Steckverbinder. Der Anschluß periphe—rer Baugruppen geschieht über maximal drei 39polige indirekte
Stecker. Die Module sind in Kassetten steckbsr untergebracht,wobei der Uni-Bus 120 mm bzw. 240 mm Länge in gedruckter Rück-
vsrdrahtung besitzt. Die Anordnung der Moduls ist beliebig.Die Stromversorgung der Module erfolgt im allgemeinen durch
das Anwendsrgsrät bzw. die Anwendersnlags.
Eine Übersicht zum K1520-Baugruppensortiment gibt Tabelle 17.
4.1. ZRE K2521, Zentrale Recheneinheit
Die Zentrale Recheneinheit bildet mit dem NMOS-SGT-Mikroprozas-
sor den Kern des Mikrorschnsr-Systsms.Zur optimalen Problemsnpassung besteht die ZRE aus vier Varian-
ten im gleichen Kartenformat 215 x 170 mm2,Die technischen Kennwerte der Zentralen Rechsneinheiten sind
durch den Mikroprozessor festgelegt:'
‚ Versrbsitungsbreits: B Bit (1 Byte),
. adressierbars Speicher: 64K Byte,
. E/ApKanäle: 256, erweiterbar,
. Speicherkapazität einer ZRE-Karte: 1K Byte RAM,4K Byte ROM, PROM,
. Signalpegel: Standard-TTL.
4.2. OPS K3520, Operativ-Speicher
Der Operativspeicher ist ein Lese-Schreib-Speicher (RAM) für
beliebige Daten. Die Leistungsfähigkeit ist durch den stati-
schen RAM U2020 bestimmt:
114
. Kapazität eines RAM U202D: _1K x i-Bit,
. Kapazität der Karte: 4K x B Bit,
‚ Zugriffszeit: 530 ne.
Eine GPS-Karte enthält 14 RAM U2020,
4.3. PFS KBBEO. Festwertspaicher
Der Festwertspeicher iet ein Nur-Lese-Speicher (ROM, PROM) für
Programme und konstante Daten.
Die technischen Parameter des Feetwertepeichere sind durch den
maeksnprogrammierbaren ROM USOSD oder den EPROM USSSD gegeben:
. Kapazität eines ROM/EPROM: 1K Byte
. Kapazität einer Karte: max. 16K Byte
. Zugriffszeit: 530 ne.
4.4. DFB K3620. Operativ-Featwert-Speicher
Zur optimalen Anpaeeung an die Anwenderbedürfnieee beim Ent-
wurf spezieller Mikrorechnergeräte dient die kombinierte RAM-
PROM-Platine. Sie enthält maximal 6K Byte PROM, etufbar um
1K Byte und 2K Byte RAM fest eingalötet.
4.5. BVE K412Ol Buaveretärker
Der Datentranaport über die Baugruppen-Rückverdrahtung hinaus
kann durch den Leietungeveretärker BVE erfolgen. Damit lassen
eich maximal 2,5 m Bue-Verlängerungsleitungen anschließen. Die
Transportaignale entsprechen dem TTL-Pegel.
4.6. ADA K6020, K6021. Anschlußsteuerung
Die Peripherie-Module ADA ermöglichen den Anschluß externer Ge-
räte, inebeeondere:
115
. Lochbendleser daro 1210,
Lochbandetanzer daro 1215 und
‚ Kaeeettenmagnetbandgerätdaro 1250.
Dabei enthalten die ADApModule unterschiedliche Anechlußmög-lichkeiten:
‚ K6020 für einen Eingabekanal und
zwei Auegabekanäle,‚ K6021 für zwei Eingabekanäle und
einen Auegabekanal.
Die Interface-Schnittstelle entspricht dem Standard SIF daro
1000, KME3-Pege1, max. 20 m Kabellänge.
4.7. BDE K7622l Bedieneinheit
Die Bedieneinheit dient zu allgemeinen Service-Zwecken für den
Mikrorechner K1520. Der Anechluß an die ZRE erfolgt über max.
3 m Kabel.
116
Bez. Typ Funktion
ZRE K2521 Zentrale Recheneinheit, 4K ByteSpeicher, Echtzeituhr, Taktgen.
ZRE K2522 Zentrale Recheneinheit, 4K ByteSpeicher, Echtzeituhr
ZRE K2523 Zentrale Recheneinheit, 4K ByteSpeicher, Taktgeneretor
ZRE K2524 Zentrale Recheneinheit, 4K ByteSpeicher
OPS K3520 Operetivepeicher max. 4K Byte
PFS
I
K3820 Feetwertepeicher max. 16K Byte
OFS K3620 Operativ-Feetwertep. max. BK Byte
BVE K4120 Bueveretärker TTL-Pegel
ADA K602O Peripherie-Geräte-Anechluß 1E/2A
ADA K6021 Peripherie-Geräte-Anechl. 2E/1A
ABD K7022 Anechlußet. Bedieneinheit BDE
OPS K3525 Operativepeicher-Erweiterung
ASV K852i Anechlußet. für V-24 Interface
AVP KBS22 Anechlußet. für paralleles und. eeriellee Interface
ABT K7020 Anschlußet. für Bildschirm undTaetatur
AFD K5021 Anschlußet. für Folienspeicher
PPE KO420 PROM—Programmiergerätfür USSSD
BDE K7622 Bedieneinheit dee MRS K1520
Tabelle 17: Übersicht zum Modul- und Baugruppen-Konzept
dee Mikrorechner-Systems K1520
117
5. Entwicklungsmethodik von Mikropro -
zessor - GerätenMit der Bereitstellung von Mikroprozessor-Schaltkreisen vollzieht
sich ein grundlegender Wandel in den Methoden des Entwurfes von
elektronischen Geräten. Während es für die klassische Schaltungs-technik charakteristisch war, die Funktion eines Gerätes durch
eine starre, d. h. nach dem Entwurf unveränderliche Schaltung
festzulegen, bestehen nun außerordentlich flexible Möglichkeitender Funktionsbestimmung mit Hilfe entsprechender Programme. Da-
mit kann ein und dieselbe schaltungstechnische (hardwars) Lösungsehr unterschiedlichen Aufgaben funktionell (softwarsssitig) an-
gepaßt werden.
In der klassischen Schaltungstechnik spielte der rechnergestützte
Schaltungsentwurf keine dominierende Rolle. Beim Entwurf von Mi-
kroprozessorgsräten beliebiger Art ist der Einsatz von Rechensu-
tomaten zur Geräteentwicklung von vornherein unumgänglich. Gleich-
rangig neben der elektronisch-gerätetechnischen Konzipierung, Ent-
wicklung, Konstruktion und Erprobung eines Gerätes steht nun die
rechentechnische Aufgabe, die funktionellen Eigenschaften durch
eine problemangepaßts Programmierung zu bestimmen. Auf der Ebene
der Programmierung vollzieht sich der gleichartige Prozeß des
Suchens, Findsns, Verwerfens und Optimierens von Lösungen, wie es
auch in der traditionellen Schaltungetechnik unumgänglich war.
Damit wird von der Rechentechnik eine ähnlich operative Arbeits-
weise verlangt, wie es bei Laborgeräten, z. B. Oszillographen,
Digitalvoltmetern usw.‚ möglich ist.
Entsprechend hat sich die rechentechnische Entwicklungsmethodikvom Einsatz verfügbarer Rechenanlagen als "Wirtsrechner" für den
Entwurf von Mikrorechnern rasch weiterentwickelt zu Mikrorechnar-
Entwicklungsplätzen‚ die alle Laboranforderungsn des Dialogbo-
triebes vereint mit dem Komfort universeller Rechenanlagen in
optimaler Weise erfüllen.
Hinzu kommt, daB Mikrorechner-Entwicklungsplätze die on—lins-Kopp-
118
1ung der zu entwickelnden Mikroprozessor-Geräte gestatten und
damit den Geräteentwurf unter Echtzeitbedingungen erlauben. Das
ist eine entscheidende Voraussetzung für eine erfolgreiche und
effektive Entwurfsarbeit, da die zu schaffende Software mit der
Hardware des Geeamtgerätee in unmittelbarer Wechselwirkung ar-
beiten muB /2B/, /29/, /30/, /31/, /32/, /33/, /34/, /35/.
5.1. Mikroprozessor-Programmiersprachen
Entsprechend der Anzahl von Befehlen eines Mikroprozessors unter-
scheidet sich seine Leistungsfähigkeit. Jeder Befehl hat elemen-
taren Charakter. Es sind Instruktionen, die durch das Bitmueter
eines oder mehrerer Maschinenworte repräsentiert werden. Das
heißt, Mikroprozessoren sind selbst nur in Maschinensprsche pro-
grammierbar. Um die langen und praktisch nicht merkfähigsn Bit-
mustsr symbolisch zu beschreiben, wurden Kurznamen (Kürzel) für
Jeden Befehl eingeführt. Die Maschineneprachs ist damit im mnemo-
technischen Code formulisrt. Zu Jedem Bitmuatsr eines Befehls ge-
hört ein Name (Mnsmonic). Programme, die so geschrieben sind,
können mit Hilfe eines Assemblerprogramms in ein Bitmuster über-
setzt und zum Gesamtprogramm gebunden werden. Das heißt, aus si-
nem Quellprogramm entsteht ein Objektprogramm.
5.2. Aasemblieren von Quellprogrammen
Zum Aasemblieren von Quellprogrammen können universelle Rechenan-
lagen eingesetzt werden (Wirterschner). Mit dem Übersetzen von
Mnsmonics und Dezimalzahlen lassen sich gleichzeitig Testaufga-ben realisieren, so daß formale (eyntaktische) Programmierfehler
ausgewiesen werden;
Zugleich übernimmt ein Aasemblerprogramm das Ersetzen symboli-scher Adressen durch absolute Speicherplatzadressen des Mikro-
prozessors. Er bindet (aesembliert) somit Einzalprogrammtsile
zum Gesamtprogramm.
119
Aeeemblerprogramme, die auf universellen Wirtarechnern laufen,werden ale Croee-Aseembler bezeichnet. Ee iet Jedoch auch mög-
lich, alle Aeeemblerfunktionen auf Mikrorechnern eelbat durch-
zuführen. Dazu werden dann überwiegend reeidente Programmeyeteme
verwandt, die epeziell für dieee Aufgabe angepaßt eind.
Makroaeeemblar enthalten anwenderorientierte, komplexe Befehle
oder gestatten ihre Definition (z. B. Arithmetikbefehle).Der Makroaaaembler AMP 8008 /31/ enthält folgende Leietungen:
- Übereetzen der Befehle dee Quellprogrammee,- Umwandlung eymboliecher Adreeaen,- Definition von Makrobefehlen,- Übereetzungvon Makrobefehlen,- Erkennung formaler Fehler,- Vereinbarung von Speicherbereichen,- Aufruf externer Unterprogramme,- Steuerung dee Lietenauedruckea (Protokoll).
Für Mikroprozessor-Geräte, die in größerer Stückzahl gefertigtwerden eollen, beeitzt die Assembler-Programmierung die größteEffektivität (Speicherbedarf und Rechenzeit am Mikroprozeeeor).
5.3. Simulation von Mikroprozeaeor-Programmen
Um die Funktionstüchtigkeit übersetzter Anwenderprogramme für den
vorgeeehenen Mikroprozessor und deeeen Ein-Auegebe- und Bedien-
peripherie zu teeten, muß der Programmablauf in der richtigen Be-
fehlefolge am Wirterechner simuliert werden /30/, /31/‚ /33/,
/34/. Der zeitliche Programmablauf iat hier naturgemäßweeent-
lich langsamer ale am Mikroprozeeeor. Zugleich iet die Art der
Maachinenabläufedee Wirtereohnere abeolut nicht vergleichbar mit
der Original-Eitmueter-Verarbeitung dee Mikroprozaaeor-Gerütee.Dae bedeutet, da6 die Aueaagen der Simulation nur bedingt ver-
wertbar aind, Für die Simulation von Mikroprozeeaor-Programmen
iet entecheidend, daB der Wirterechner den Dialogbetrieb ermög-
licht, eo daß an beliebiger Stelle unterbrochen werden kann.
120
Register und Speicharinhelte müssen leicht überprüfbar sein.
Zugleich muß der Wirterechner alle externen Bediensingriffe des
künftigen Mikroprozessor-Gerätes ermöglichen.
5.4. Compilieren von Mikroprozessor-Pragrammen
Eine immer größere Rolle wird in der künftigen Mikroprozessor-
technik die Anwendung höherorganisierter Programmiersprachen
spielen, da eie eine wesentliche Steigerung der Arbeitsprodukti-vität bei der Entwicklung von Anwenderprogrammen ermöglichen /32/‚
/34/. Dieser Tendenz kommt die wachsende Leistungsfähigkeit der
Mikroprozessor—Schaltkreistechnik stark entgegen. Die Vorteile
eolcher Programmiersprachen wie PL/M sind:
— hohe Programmiereffektivität,
Nutzung vorhandener Programmsysteme,— universelle Programmkompatibilität,- leichte Erlernberkeit,
Die Effektivität höherer Programmiersprachen wird aber erst dann
voll wirksam, wenn sie selbst eine möglichst große Anzahl mikro-
prozeesor-gerechter Makrobefehle beinhaltet.
5.5. Ablauf der Mikroprozessor-Programmierung mit Hilfe eines
Wirtsrechners
Der Mikroprozessor-Geräteentwurf beginnt mit einer normalen Pro—
blemanalyse_1hr folgt die Problemformulisrung in rechentschnisch-
automatenspezifischer Form als Progremmablaufplan (Flußdiagramm)
(Bild 34).
Die eigentliche Programmierung kann direkt im Maschineneods, in
Assemblersprache oder in Compilersprache erfolgen. Nach dem Über-
setzen, Testen, Korrigieren, Binden und Simulieren mit dem damit
verbundenen Optimieren des Programmes wird ein Lochstreifen im
Objektcode ausgegeben. Mit diesem Lochstreifen werden im Regel—
fell löschbare Feetwsrtspeicher (EPROM's) programmiert. Erst nach
121
vollständiger gerätetechniecher Teatung der Programme und relativ
großer Fertigunge-Stückzahl wird ein Steuerlochetreifen zum Her-steller der eigentlichen ROM'e geliefert, der im letzten Masken-schritt in der Fertigung die Programmierung der Feetwertepeicher
realisiert.
ProgrammabhufplunHußüagnunm
l| I I
- Programm in in_
"qmm mAssemblerspruche rohem Programmuu
m‘mm ’
Ouellpror-ramm Sprache
Cruss- Assembler QompilerÜbersetzen.Testen Übersetzen.Testen
Binden _Binden
Simulation des .—
Prggummbumfs
ObjektprpgmmrnAusgabe
- Lochareilen
TPROM - Progumrniem
- Hadwore- Test
Bild 34: Programmentwicklung von Mikroprozessor-Geräten auf
einem Wirtsrechner
5.6. MikrOprozessor-Geräteentwicklung mit Hilfe eines Mikrorech-
ner-Entwicklungssystems
Die Entwicklung von Mikroprozessor-Geräten mit Hilfe von Wirts-
rechnern besitzt den Vorteil des Komforts, der universellen Re-
122
chentechnik, aber den entscheidenden Nachteil, daß ee nicht mög—lich ist, Echtzeitabläufe mit den Originel-Mikroprozeesorinstruk-
tionen (Bitmustern) zu testen.
Einen entscheidenden Durchbruch in der Entwicklungemethodik von
Mikroprozessor-Geräten erreichte man mit der Bereitstellung weit-
gehend universeller Mikrorechner—Entwicklungseyetsme /36/, /37/.
Bild 35 zeigt den Blockeufbau eines Mikroprozessor-Geräte-Ent-
wicklungspletzes. Der untere Block umfaßt einen komfortablen Mi-
krorechner mit einer universellen Ausstattung zum Dialogbetrieb.Kern dieses Mikrorechners ist der Hauptprozeeeor (Nester-CPU). Er
erfüllt alle Aufgaben einer Zentrelsinheit in einer Rechenenlegs.
Zugleich ist er Jedoch Diepstcher des Folge-Prozessors (Slave-
CPU), dessen Aufgabe es ist, den künftigen Prozessor des Anwen-
dergerätes (oberer Block) zu emulieren.
Mitroprtzä—
Bedienterminol
Drucke/Pensum ‚_Mikrorechner
platte Entwicklungs-
Bild 35: Aufbau einee Mikroprozessor—Geräte-Entwicklungesyetems
123
Unter Emuliersn (Nachahmen) versteht man dabei einen höheren Grad
‚der Abbildung des Originals als es für eine Simulation notwendig
ist, indem die Originalzeit und die Original-Bitstruktur der Bs-
fehle des künftigen Mikroprozessor-Gerätes mit abgebildet werden.
Damit muB der Slave-Prozsssor dem Nester-Prozessor nach Möglich-keit weitestgehend ähnlich sein. Zu einer optimalen Ähnlichkeit
gehört die gleiche Verarbeitungsbreits, ein aufwärtskompatibler
Befehlsvorrat des Mastere und die Signalkompatibilität zwischen
Master und Slave.
Zu Beginn der Entwicklungsarbeit besteht das zu entwickelnde Ge-
rät praktisch nur aus einem Gefäß mit mindestens dem Steckverbin-
der für den CPU-Platz mit den Anschlüssen an den Systembus des
Original—Mikroprozessore.
Mit einem 1:1-Adaptsr wird dieser Pletz an den Emulations-Prozss- 0
eor angeschlossen (adaptiert). Sämtliche Funktionen des künftigenGerätes sind somit softwars- und hardware-seitig zu emulieren. Man
spricht daher auch von einer Schaltungs-Emuletion (in circuit-
emulation). Alle Aktivitäten analog zur Entwicklung von Mikropro-
zessor-Geräten mit Hilfe eines Wirtsrechners sind vom Mikrorech-
ner zu erfüllen. So werden auch alle Speicherfunktionen simuliert,
da das Anwendergsrät noch keine ROM'e enthält.
Mit der Entstehung des Anwendergerätes werden immer mehr Aufgabenvom Gerät selbst und dessen Emulationsprozessor wahrgenommen, bis
in permanenter Wechselwirkung zwischen Hard- und Software das neue
Gerät entstanden ist,
Leistungsfähige Entwicklungseysteme /36/‚ /38/ besitzen eine dia-
logorisntierte Peripherie-Ausstattung:
Display mit alphanumerischsr Tastatur,
- Floppy-Disk-Speicher,- Emulations-Adepter,- PROM-Programmiergerät,
Dazu gehört eine geschlossene Entwicklungssoftwars, die sowohl
als residente als auch als Cross-Software zur Verfügung steht.
124
De Mikroreehner-Entwicklungeeyeteme im Vergleich zu EDV-Anlagen
eehr preisgünstig sind, besitzen eie für den Mikroprozessor-Gerä-teentwurf eine grundlegende Bedeutung.
125
6. Anwendung von Mikroprozessoren zur
Automatisierung von Prozeßabläufen
‘Mikroprozessorengestatten ee, daß die Informationsverarbeitungunmittelbarer Bestandteil unterschiedlichster Geräte und Einrich-
tungen wird. Während die bieherige Automatisierungsgeräte- und
-an1agantechnik überwiegendzentralieiert aufgebaut wurde, baste-
hen nun alle Voraussetzungen, vollständig dezentrelieierte Konzep-
te zu verwirklichen /39/ bis /48/‚ /53/ bis /56/‚ /90/‚ /94/. /95/,
/100/, /101/.
6.1. Allgemeine Mikrogrozeeeorenwendungen
Die Automatisierung der Informationsverarbeitung iet eine generel-le Aufgabe bei nahezu beliebigen Einrichtungen. Damit erhält der
Begriff 'Automatieierung" eine wesentlich erweiterte Bedeutung und
zugleich eine Maseanbaeis.
Eine Analyse der bisherigen oder unmittelbar bevorstehenden Mikro-
prozeesor-Anwandungebeiepiele verdeutlicht dae große Spektrum
/41/, /100/ u.e.‚ des Mikroprozessor-Einsatzesz
- Rechentechnik/Datenverarbeitungz
. Mikrorechner,
. Mikrorechnerayetame,
intelligente Terminals.
. programmierbare Handrechner,
. Tischrechenmaschinen,
‚ Mikroprozeßrechner,
‚ Datenkonzentratoren,
Magnetbendatsuerung,
Buchungseutomaten,
. automatische Schreibmaschinen,
K1erschrift1esegeräts,
Abrechnungegeräte/-kassen‚
126
‚ Preisrechenwaagen,
. Datenerfaesungseinrichtungen,Mikrorechner Experimentier- und Lehrautomaten,
. Mikrorechner-Entwicklungeeysteme.
Autometieierungstechnik:
‚ Mikroprozessor-Regler,
. programmierbare Steuerungen,
‚ Prozeßeteuergeräte,
Werkzeugmeechineneteuerungen (numerisch, nichtnumeriech),
‚ Plastmaechineneteuerung,
. Antriebe-Regelungen/Überwachung,
. Automatik-Manipulatoren,
. Industrieroboter,
. dezentralisierte Prozeßregelsyeteme,
. Fertigungeüberwechung und -steuerung.
Medizintechnik:
‚ EKG.und EEG-Auewertegeräte,
. automatische Petientenüberwechung,
. Beatmungeautomaten,
. Blutanalyeeautomaten,
. Patienten-Dateien,
. Diagnosegeräte,
Wissenschaftlicher Gerätebau:
Mikroprozeeeor-Koordinetogrephen,
. Elektronenetrahlmikroekopie,
. kernphysikalische Geräte,
. Laborautomatieierung,
. Transisntrecorder,
Nachrichtentechnik:
automatische Vermittlungesteuerung,
. Radareteuerung und -auswertung,
. Datenfernübertragung,
. Navigationssystems,
127
. Programmierbare Telefone.
Konsumgüter:
. Programmierbare Weechmaechinen,
. Programmierbare Herde,
. Ferneehspiele,
. Programmierbare Plattenspieler,
. Taschenrechner,
. Spielautomaten.
Verkehretechnik/KfZ-Technik:
‚ Zugeteuerung,
. Ampelsteuerung,
. Aufzugeeteuerung,
‚ Gleis-Stellwerketeuerung,
. Abetanderadar am KfZ,
‚ Zündeteuerung an Motoren,
. Bordrechner in Flugzeugen und Schiffen,
. Tankstellen-Rechner.i
Lendmeechinentechnik:
. Mikroprozessorgeeteuerte Sämaechinen,
‚ Futtermischwerketeuerung‚‚ Ernteguteortieranlagen.
Meßtechnik:
‚ Oszillographensteuerung‚
Signelanelysatoren,
. Spektralanalyeatoren,
‚ Geschromatographen,
Meßwertklaseiereinrichtungen,
Programmierbare Prozeßwaagen,AD— und DA-Wandler.
12B
6.2. Mikroprozessor-ProzeB-Kopplung zur analogen Informations-
verarbeitung/ZS/J [90]
Die wesentlichste Leistung von Mikroprozessoren liegt in der pro-
grammierbaren Informationsverarbeitung. Beim Übergangvom Prozes-
sor zum speziellen Prozeß des Anwendergerätes ist stets eine meB-,
ete11-‚ bedien- und enzeigeesitige Koppelelektronik nötig.
Bild 36 zeigt zwei grundsätzliche Formen der Prozeßenkopplung bei
der analogen Signalverarbeitung. Im oberen Block werden sämtli-
che Signale über AD- und DA—Wandler im Mikroprozessor verarbei-
tet, während im unteren Block digital steuerbare Analogmodule
als Rechenwerte dienen, deren Eigenschaften vom Mikroprozessor ge-
steuert und optimiert werden.e
‘ / Regeln, Redmenßteuernpuimieren
E _Dlidikfoprogssor A
<—— bidirektionoler Bus
D /A A ‚D ‚/ Mesen,Wondeln‚I-'Ilternl 1‘
-0L Prozefl
E Mikroprozessor\
A
‘ T Rechnen, Steuern‚0ptimieren
Amlog-Hybn El.
L f Regeln‚Redmen,Filtem-b Prozefl
Bild 36: Grundstrukturen zur analogen und hybriden Mikroprozes-sor—Signalverarbeitung
129
Bild 37 zeigt den Aufbau einer einfachen hierarchischen Prozeß-
regeleinrichtung, in der über Führungs-Prozeßrschnerdezentrali-
sisrte Mikroprozessorrsgler (DDC, direct digital control) die ane-
logs Signalverarbeitung unmittelbar realisieren. Diese Konzeption
ist in zwei Formsn realisierbar:
. Regler im geschlossenen Prozeßrschnsr-Systemverbsnd‚ in dem die
Mikroprozessor-Regler als dezentrslisierte Basiseinheitsn des
Gesamtsystems eingeordnet sind (Bsp. TDC 2000, /46/‚ /90/)und
autonome Regler im Inselbetrieb mit eigenem Gefäßeyetem, eige-
ner Stromversorgung und unabhängiger Signalverarbeitung (Bsp.
KisiO-Mehrkanal-Mikroprozsesor-Regler /101/). Dabei ist die
Koppelbarksit zu zentralen Prozsßrschnern ebenfalls möglich,
aber nicht Voraussetzung.
Mensch _. Konsole Fühmngspm'zeßrechner
Bild 37: Dezentralisiertes Mikroprozessor-Regler—Konzept
130
2030m..
.ommonoäoif|
_ocoxEoz‚.99x
„ä
2:52
„2.5
an;.53:
EU
ä
‘
DUOc
_UOCUQ
33823.5
m
m
|5..qu
‚35.:ch_
n
u
maändumno„zommox92x
‘
‚
‚2.5
.uucon
nasszofuh>
233....
„2253
Zaun:(D
a
cuäum
SEEuN
-
„uzumunm
-
-
o<
n
.265
-
.23:
-
22x
-
22x
n
.23:
-
„0.3:
131
Der Aufbau von Mikroprozessor—Reglern im Inselbetrieb ist weit-
gehend von den zugrunde gelegten Mikroprozessor-Schaltkreisen
abhängig, Grundsätzlich bleibt jedoch das modulare Konzept zur
unterschiedlichen Ausstattung eines Reglers erhalten. Im Bild
36 ist der modulare Aufbau eines 1(1510-Mehrkanal—Mikroprozessor-
Reglers gezeigt (Labormuster) /101/.
Die Ausstattung der Module bei Anwendung leistungsfähiger Mikro—
prozessor-Systeme /19/, /64/ ist weitgehend unabhängig von der
konkret auszuführenden Funktion.
Erst die Zusammenstellung unterschiedlicher Module legt die An-
wendungs—Orientierung fest,
Bild 39 zeigt den struktureller: Aufbau eines Mikrorechner-Moduls2
auf der Basis des ZBO (ECB/C, /64/) im Kartenformat 160 x 100 mm‚
1:,KB am
USART
Mnuu-I
dftoderZ 60
PRO")
BÜ_ PI 0
mimwuhl
0'1fluorz- -
teil-rTe' [er
0h polV6 Stechrlciatc 1KB P
Dah-Bu—m
Datenbus
ZBO
C PU
aus _ AdreßbusPuffer
Slurbus
R
I
lück-' 05V Reset
1o pd. Hochn-Süd-Verbinder
MA
fuu
Tor A
B01
Tor B
B02
20 pol. Pfosten-
Steckverbinder
Bild 39: Modul eines dezentralisierten Regler. Prszeßrechner—
Ne trwerke:
132
Die Karte enthßlt neben dem Prozeeeor einen Parallel E/A-Schalt;kreie (PIO) mit zwei programmierbaren Toren A und B, einen uni-
versellen Serien E/A—Schaltkreia (USART) mit anschließendem 20 mA-
Leitungetreiber, iK-Byte-ROM/PROM für reeidente Programme (z. B.
Betriebssystem), 1/4K—Byte—RAMfür flexible Daten sowie Adreß-
Deten- und Steuerbue-Puffer zur flexiblen Systemerweiterung.
s
6.3. Entwicklungstendenzen automatisierter Prozeeee
Automatisierte Prozeeee unterschiedlichster Art besitzen durch
den Einsatz von Mikroprozessor-Geräten und Mikrerechnern immer
etlrker folgende Merkmale:
- nacheende Prozeßkomplexit!t‚- zunehmende Teileutonomie,- hierarchischee Zusammenwirken von Teilprozeeeen zu Gesamtpro-
zeeeen,
- körperliche und funktionelle Einheit von Prozeß und Automat,
- Herausbildung "intelligenter" Prozesse,
- problemorientisrte Programmierbsrkeit der Prozesse,
- wachsende Adeptions- und Lernfähigkeit,- automatische Selbstüberwachung, Funktione- und Fehlerdiagnoetik.
Dieee Merkmale eetzen eich tendentiell etark differenziert und
über unterechiedliche Zeiträume von der Gegenwert bis zu Progno-
eezeiträumen immer mehr durch.
Eine wichtige Baeie defür ist durch die hoch- und ultrshochinte-
grierte Schaltkreietechnik gegeben.In automatisierten Prozeeeen steigt damit der Anteil der Prozeß-
detenvererbsitung überproportional en. Sie gehorcht nech /55/
folgenden Entwicklungstendenzen:
- verstärkte Arbeitsteilung von Groß-, Mittel-, Klein- und Mikro-
rechnern,
- Kommuniketionsorientierung der Klein- und Mikrorechner im Ver—
bundeyatem von Rechner-Netzwerken mit Mittel- und Großrechnern,
133
- wecheende Bedeutung der Software vom problemorientierten mikro-
progremmierten Objekt-Code bis zu komfortablen Programmiereyete-
men zur Menech-Meechine-Kommuniketion.
- wachsende gegenseitige Abhängigkeit von Prozeeeen und dazugehö-renden Prozeßrechneretrukturen,
- wecheende Bedeutung der Kopplungeformen Prozeßrechner und Pro-
zeß (Prozeß-Meßtechnik, Stelltechnik, Anzeige— und Regietrier-
technik),
134
7. Mikrorechner- Termini
integrsted circuit
hsrdware
microprocessor. um
asynchronous de-
vice
synchronous device
clock
clock
stete
central processingunit, CPU
srithmetic snd
logical unit ALU
control unit
register
nHrerpaanaa cxena, MC
rexunqecxne ycrponcrea
unnponpoueccop, Mm
aanxpOHHun mopunpona-renb
cmaxpoauun Qopnmposarenb
CMprocurHan
FeaeparqvaMprocnrHanoncocroaHne
HEHTpaanHfln ouecccp—nun anemear, EnaapMÖMQTnKO-HOEHHECKOEycrponcrno, Any
ycponcrßo ynpaaneaua, YY
perncrp
resistere 6nd arith-perncrpOBce u apmgue-metic snd logicunit RALU
bus
dsta bus
sddress bus
control bus
chsnnel
buffer
input/output-port,I/O-port
input/output—chipI/O-chip
multiplexer
interface
mein storege
rmxo—nornqecxoe
ycrponcrao‚PAHYmnHa
mnHa naHHHx
anpecnaa mMHa
mmua ynpaaneuna
KaHan
dytepuun permcrp, BP
neuen onna/Buxona
ycrpoflcrso onna/Eu—xona, Ydß
mynbrnnnexcop, UJK
MHIepmeMC BHepHeroycrponcrßa, MBY
PflaBHaH HaMHT B
working register setpaOOque perncrpu
peripherel nepnäepnuuoeyCTPOHCTBG
integrierter Schelt-kreis
Hardware,Technik
Mikroprozessor, IP
asynchrone Einheit
synchrone Einheit
Takt
Taktgeber
Zustand
zentrale Verarbei-
tungseinheit, ZVE, CPU
Rechenwerk. ALE
(arithmet. log. Ein-
heit) ALU
Steuerwerk, SW
Register
Register und Arithme—
tik-Logik-Einheit
Bus
Datenbus
Adressbus
Steuerbus
Kanal
“uffer
Eingebe-Ausgebe-Tor,E/A-Tor
Eingebe-Ausgabe-Beu—stein
Multiplexer
Schnittstelle, Anpas-sungsschaltung, Interface
Arbeitsspeicher
Arbeitsregistersetz
Peripheriegerät
softvare
program
routine
beokground program
working program
mioroprogram
source program
user program
problem oriented
languagesource language
135
nporpaunnue cpencrsa
nporpauna
npepsannes nporpauua
monosaa nporpauna
padouaa nporpauua
unxponporpauue
ncxonuaa nporpauua
nporpauua nonhaoaarenn
enropnrunqecxnn EBER
exonHofl neun
programming'languege'dbux nporpaMMMpOBaHMH
assembly languege
mechine language
microprogrammabi-lity
pass
nesting
interrupt
interrupt-request
code
encode
mnamonic code
dato
binary digit, bit
word length
forumt
Operand
Operation
instruotion
instruction set
data processing
multiprocessingayatem
host-computer
"flaux acceMOHepauamMHHnflneun
ynpaenseuun unxponpo-rpauMHo
npoxon nporpaunu
enoerMe nporpauu
npepusanme
aanpoc He npepueaune,cumyeuna npepunanna
Kon
Konnposarb
MHeuoamuecxnn Ron
naHHHe
OMI
nnnua cnoea
mopmaI
onepenx
onepauma
RomaHna
cnxcox Kouasnodpadonca “mm-rux
uynbrunpoueccopHaHcucreua
313L: 111m rpchnaunny or—
nanxm, CÖOpKMnporpaMM m
Software, Programme
Programm
Unterprogramm
Hingargrundprogramm
Arbeitsprogramm
Iikroprogramm
Quellprogramm
Anwenderprogramm
problemorientierteSprache
Quellensprache
Programmiersprache
Assemblersprache
MescfilnenspracheMikroprogrammierhbarkeit
ProgrammablaufSohachtelung
Programmunterbreohung
Unterbrechungsenfor-derung
Code. Kode
verschlüsseln
mnemonischer Code
Daten
binäre Informations—
einheit. Bit
WortlängeFormat
Operand
OperationBefehl, Instruktion
Befehlsvorrat
Datenverarbeitung' Mattiprozessorsystem
Wirtsrechner
MOÄEHMPOBaHMHMMKpOHpOHCCCOpOB
time-shsring
hsndsheking
resl time proces—sing
computer develop-ment system
operating system
loeder
editor
essembler
oross sssembler
resident essembler
oompiler
cross-support
debugging
error correction EC
error deteotion ED
monitor
simulation
emuletion
incircuit emulator
136
npepuaenue npeuenn
pexnn yraepxneana
oOpadorxa n peanbuouuncmrede npeueun
auqncnurenbnaa cncrenaHe Oase unnpoxounsnre-pon nna paapadorxu ne—
Ieuaruqecxoro odecneqe-Hna n ncnurenna rexuuqe-
cxnx cpencrn c soauox-
HOCTBD Henocpencrnenuoroxnenora
ouepaumouuaa CHCIBME
nporpeune 3erpy3xu, 3e-
rpyaqnx-
nporpauMa-penexropacceudnep'xpocc-ecceudnepanroacceudnep
nurepnperarop, rpanc-narop
BCUOMOPETBHBHOB CPBÄCI-BO Äflfl EMMTQHMK HMEPO-Kounsnrepos
ornanne nporpauun He
nxonnou man cunnonnue-
cxou nenne
noppexrype Henocrarxon
noauenme Henocrarnon
fionuropuoxennponäaneauynauna
suynarop naemunx cxen
one word instructionKOMaHxa M3 onHoro cnoaa
multiword instruc-tion
no-operstion in-struction NOOP
machine instruction
microinstruction
cycle time
eccess
KOMfiHÄa H3 HeCKOflbKMXCHOB
nycrafl OHGPBHMH
uamnHHan xouanna
unxpououaflna‚ MR
apema ununa
oOpameHMe
Zeitschschtelung
Quittungsbetrieb
Echtzeitbetrieb
Entwicklungssystem
Betriebssystem
Lader
Editor
Assembler
Cross-Assembler
Resident-Assembler
Compiler
Cross—Unterstutzung
Fehlersuche und
-beseitigung
Fehlerkorrektur
Fehlererkennung
Monitor
Simulation
Emulation
Schaltkreisemuletor
Ein-Wort-Befehl
Mehrwertbefehl
Leerbefehl
Issohinenbefehl
Mikrobefehl
Zykluszeit
Zugriff
access time
throughput
read time
srite time
execution time
eddress
addressing modes
eddressingdirect eddressing
137
npeua odpemeanx
nponanonnrenhaocrb
epenn audopxn
epenn sanncn
npeus Bunonueana
alpec
cnocods expeceunn
anpecanua
flpfllfifi anpecenna
relative addressing ornocnrensfles enpecenna
immediateaddressing nunexcues expecenua
indaxinglabel
loop
Jump
oonditionel Jump
nesseoary jump
Jump oonditions
branching
error
msskingerese
accumuletor,A
temporery storage
flsg
flag registar
indexragister. IR
decoder
nunnuuponars
xnefluo
das:
nepexox
ycnonunn nepexon
deaycnonunn nepexon
ycnonna nepexone
peanerensrnca
Henocreron
uncxnponeane
crnparb
annyuynarop, A
speneauon perncrp, BP
rpnrrep npuauexe
Qnaxxonun perncrp
unnexcnun permcrp, HP
neun parop, noruxa
npeo paaoeanna
instruction register perncrp x0uaun, PK
instruction counter cuärqnx Kouaan
progrsmcounter‚PC
stack
stsck pointer
compstible
nporpauMHHn Cqörqnx
crex, creuoaas nennt;
yxaaarenh crexa, YC
conuecrnunm
ZugriffsseitDurchsats
Lesezeit
Sehreibzeit
AusführungsseitAdresse
Adresdsrungsarten
Adressierungdirekte Adressierung
relative Adressierungunmittelbare Adressie-
indexieren, indizisggggHarke, Zeichen
Schleife
Sprung
bedingter Sprung
unbedingter Sprung
Sprungbedingungen
verzweigenIehlar
leskierunglöschen
Akkumulator,A
tanporäres Register
Bedingungs-Plip-Plop
Flegregister
Indexregister. IR
Dekoder
BefehlsregisterBefehlszuhler
Progremmzähler
Stapelspeicher, Kel-
lerspeioher
Stepelzeiger
kompatibel
parallel Operation
serial ".
microcomputer. MC
three-state re-
gister
digital computer
large scale inte-
gration. LSI
storage, store,memory
storage cepecity
138
napannenbnaa onepauna
nocnexoaarennuen onepauna
unnpoxounsnrep, MR
perncrp C IPEMR 000208-
HMKME
unpponaa nuqncnnrenhnaa
unmnua, HBM
donsmaa nurerpanbaaacxeua, BMC
sanonuuanmee ycrpoflcrso,3V, Haxonmrens
unmopuaunonnaa OIEOCTL
storage architectureopraanaauna Hanonurenn
internal storege
external storage
data dorsge
program storage
static memory
dynamic memory
refresh
volatile
random access me-
mory RAM
read only memoryR0!
electricelly alter-able read onlymemory EA ROI
erasable program-mable reed only me-
mory E PRO!
(REPROM)
clear
aHyrpeHHee 33’
Buemaee 3V
Hanonnrenb naHHux
nporpauuuua Haxonnrenb
3V craruqecnoro rnna
3Y nunaunqecuoro Tuns
pereuepaunm
He coxpananmnn napopua—uns npn cnnrnm Hanpaxe-Hna
SY c
npoxgnonbuuuno-
paxxon am o um, onepa—ruBHoe BY‚ 83Vnocronnuoe sanoumuamuee
ycrpoflcrao, HBY
anexr nqecxu n or —
unpyegoeH3Y, nsgau
neganporpauumpyeuoeF3 co crupanneu napop-Mann
aarymnrb
parallele Arbeitswei;serielle "
I1krorechner. IR
3-Zustandsregister
Digitalrechner
hochintegrierterSchaltkreis. LSI
Speicher
Speicherkapazität
Speicherorganisaticninterner Speicher
externer Speicher
Datenspeicher
Programmspeicher
statisches Spei-cherelement
dynamisches Spei;cherelement
Auffrischen
flüchtig
Speicher mit wahl-freiem Zugriff, Ope-rationsspeicher
Nur-Lese-SpeicherFestwertspeicher
elektrisch unpro-grsmmierbarer Fest-
wertspeicher
mit UV-Licht lösch-berer und elektrisch
programmierbarerFestwertspeicher
löschenEPROI
programming logicarrey, PLA
direct memory
accees, DIA
additional logic
modem
terminel
key-boerd
teletype, TTY
floppy disk
cathode rey tube-
terminal. ORT—ter-
minal
certridge
kit
l
139
nporpauunp euoe nornqe-
cnoe ycrpo crao, HHY
Kauen npnuoro xocrynaK nauarn
nononanrenhnaa noruxa
uoneu
nepnoepnnnoe ycrponcrnoKnaanmnun nynbr
craprcronuun renerpam—Hun annapat, CTA
IMCEOBHH HaKOHMTEÄBREHHHX
repMnHan c nncnneeu‚snenrpOHHo-nyuenaaIpyOKa‚ GHT
naccera nflfl MaPHMTHOHHGHIH
craaHon monynh
programmierbare lo-
gisohe Einheit. PLA
direkter Speicher-zugriff, DIA
ZusatzlogikModulator + Demodulet.
DatenendgerätTastatur
Fernechreiber
Datenapeichergerätmit Folienspeioher
Deteneichtetetion
Magnetbendkaeeette
Bausatz
140
8. Erklärungen von Begriffen derMikrorechentechnik
Mikroprozessor:
Zentraleinheit eines Mikrocomputere, enthaltend Steuerwerk und
Rechenwerk, evtl. Speichernerk, meistens auf einem Halbleiter-
chip.
Takt:
Bei "Synchronmaschinen' erfolgen die Operationen in einem
festgelegten Zeitraster, dem Takt.
Rechenwerk:
Teile der Zentraleinheit, in denen arithmetische und logische
Operationen vorgenommen werden.
Steuerwerk:
Teile der Zentraleinheit, die die Ausführung sämtlicher
Befehle veranlaßt und kontrolliert.
Register:
Schneller‚k1einer Zwischenspeicher, meist in der CPU, z. B.
Akkumulator, Indexregister, Pufferregieter usw.
Bus:
Datensammelschiens, an die mehrere Einheiten gleichzeitig an-
geschlossen sind, die durch Adressierung aufgerufen werden.
Datenbus:
Bus zur Übertragung der Daten. Die Anzahl der Leitungen iet
gleich der Anzahl der Bit'e pro Wort (typisch: 4, B, 16).
Adreßbus:
Bus zur Übertragung von Adressen. Die Anzahl der Leitungen
entspricht dem maximal adressierbaren Speicherbereich (typ.16 Bit für 64K SpeicherplätzeL
SteuerbustBus zur Übertragung von Steuer- und Kontrolleignalen (Sammel-
leitungsnL
141
Kanal:
Eine Verbindung, über die Daten geeandt oder empfangen werden
können (Tor).
Puffer:
Speicher zur kurzzeitigen Informationeepeicherung, z. B. zum
Auegleich unterschiedlicher Verarbeitungegeechwindigkeitenmiteinander arbeitender Einheiten.
Eingabe-Auagabe-Bauetein:Reelieiert Detenfluß vom oder zum Mikroprozeeaor zur oder von
der Peripherie.
Multiplexar:
Realiaiert dee aufeinanderfolgende Übertragen mehrerer Signa-le auf einen einzigen Kanal.
Schnittetelle:
Elektronieche Schaltung, die zwei Geräte oder Baueteine einan-
der anpeßt (Interface).
Arbeiteepeicher:Relativ echneller Speicher für Programm und Zwiechenergebnieae.
Akkumulator:
Regieter mit der zuaützlichen Möglichkeit der binären Addition,
Reeultatregieter.
Temporäree Register:
Hilferegieter bei ALU-Operationen, nicht durch Befehle eneprech-
bar.
Bedingunge-Flip-Flop:
Zeigt einen beetimmten erreichten Zuetand nach einer ALU-Opera-
tion an, z. B. Übertrag.
Indexregieter:
Register, deeeen Inhalt vor oder während der Ausführung einee
Befehle zum (oder vom) AdreBoperend addiert (oder subtrahiert)
werden kann.
Befehleregieter:
Register, das den Befehl zum Zwecke der Ausführung speichert.
142
Befehlszähler:
Register, in dem die Speicheradresse des nächsten zu bearbei-
tenden Befehls steht, Programmzähler.
Schachtelung:Vsrechechteln von Unterbrechungen bzw. mehrere ineinander ver—
schachtelte Unterprogramme innerhalb des Hauptprogramms.
Progremmunterbrechung: (extern ausgelöste)
Unterbrechung eines Programmee und Bearbeitung eines vorberei-
teten Unterprogramms, nach dessen Abarbeitung die Bearbeitungdes unterbrochenen Programms fortgesetzt wird.
Mnsmonischer Code:
Alphanumerischs Abkürzungen für Befehle; maschinsnspezifieche
Sprache, die in die Maschinensprsche übersetzt werden muB; Kürzel.
Wortlänge:
Bitreihs, die als eine Einheit angesehen wird ‚ z. B. 4, B,
16 ... Bit.
Format:
Anordnung von Daten, Adressen oder Befehlen.
Operand:
Gegenstand einer Anweisung oder eines Befehle; ein Operand wird
meistens durch den Adreßteil eines Befehls identifiziert.
Operation:
Aktion, die durch einen Rechnerbefehl festgelegt ist.
Befehl:
Anweisung an den Rechner zur Ausführung einer Operation; die
Anweisung.
Befehlsvorrat:
Gesamtheit der Befehle, die ein Rechner “versteht"; bestimmt die
Leistungsfähigkeit eines Mikrorschners
Software:
Umfaßt die vom Rechnerhersteller bereitgestellte Systemsoftware,die eine Programmentwicklung ermöglicht und vereinfacht und die
Anwendersoftware, die zur Lösung eines speziellen Problems durch
den Anwender zu erarbeiten ist.
143
Programm:
Befehlsfolge, die vorgesehen ist, um ein bestimmtes Ergebniszu erzielen.
Unterprogramm:
Programm, das Teil eines anderen Programmss sein kann und im
Verlauf eines Hauptprogrammes mehrfach durchlaufen wird, aber
nur einmal gespeichert ist.
Hauptprogramm:
Eigentliches Programm, in dem Unterprogramms aufgerufen werden
können.
Mikroprogramm:Kein Programm eines Mikrorechners, sondern Maschinsnoperatio-
nen‚durch die Maschinenbefehle gebildet werden.
Quellprogramm:
Rechnerprogramm, das in der Quelleneprache(Aessmblsreprache,höhere Sprache ‚..) geschrieben ist und in den Msschinencods
übersetzt werden muB.
Anwenderprogramm z
Spezialprogramm, das ein Anwenderproblsm behandelt.
Problemorientierte Sprache:
Rechnerunabhängigs Sprache, die auf bestimmte Problemarten
spezialisiert ist ‚ z, B. COBOL'(kaufmännische Probleme),
ALGOL (mathematische Probleme).
Quellensprache:
Programmiersprache, die in die Maschinenspreche übersetzt wer-
den muß.
Assemblersprache:
Maschinennaha und maschinenspezifieche Programmiersprache,
Maschinensprache:
Rechnerabhängige Sprache, die vom Rechner direkt verstanden
wird, Bitmuster,
Mikroprogrammierbarkeit:
Eigenschaft eines Rechners, Befehle über Mikroprogramme zusam-
mensetzen zu können.
144
Multiprozeeeoreystem:
Rechnereyetem mit mehreren CPU's.
Wirterechner:
Klein— oder Großrechner, der mit Hilfe von Crose-Software die
Erstellung und Testung von Mikrorechnerprogrammen ermöglicht.
Entwicklungseyetem:
Rechnersyetem und dazugehörige Systemsoftware zur Erstellungund Teetung von Mikrorechnerprogrammen.
Betriebssystem:
Programmpaket, das die Bearbeitung von Programmen durch den
Rechner ohne menschliche Hilfe ermöglicht.
Leder:
Hilfsprogramm eines Rechners zum Einlesen und Abspeichern von
Programmen.
Editor:
Hilfsprogramm, das es ermöglicht, über ein Eingabegerät Zeichen
innerhalb eines Datenblockss einzufügen oder zu entfernen.
Assembler:
Programm zur Übersetzung eines in der Aesemblersprache geschrie-
benen Quellprogremme in den Meechinencode.
Croes-Assembler:
Assembler, der auf einem Großrechner lauffähig ist, diesen
I‘kreuzt".
Resident-Assembler:
Assembler, der auf dem Mikrorechner selbst lauffähig ist,
stationär gespeichert ist.
Compiler:
Programm, das ein in einer höheren Programmiersprache geschrie-benes Programm in die Maschinen- oder Assemblereprache über-setzen kann.
Monitor:
Orgenieationeprogramm, dient im wesentlichen der Kommunikation
des Menschen mit dem Mikrorechner; ist Bestandteil von Ent-
wicklungssystemen.
145
Rechner-Simulation:
Darstellen funktioneller Eigenschaften einee physikalischenoder abstrakten Systeme durch allgemeine Rechenprogrsmme.
Rechner-Emulation:
Nachbildung eines Systems durch ein anderes, so daß das nach-
gebildete System die gleichen Daten enthält, die gleichen Pro-
gramme ausführt und die gleichen Ergebnieee erzielt wie dasnsch-
zubildende System (Datenbreite, Echtzeit).
Incircuit - Emulator:
System, welches einen Mikroprozessor funktionell, elektrisch
und mechanisch nachbilden kann; die Verbindung wird mittels
Stecker und Sockel erstellt.
Durchsatz:
Mittlere Anzahl von Operationen, die ein Rechner Je Zeiteinheit
leistet.
Adressierungearten:
Art und Weise der Festlegung bzw. der Ermittlung der Adresse
einer Speicheretelle.
Direkte Adressierung:
Die Adresse in einem Befehl weist unmittelbar euf die gewünsch-te Speicherzelle hin.
Indizierte Adressierung:Die Adresse wird mittels des Inhaltes des Indexregieters vor
oder während der Ausführung einee Befehls modifiziert.
Relative Adressierung:
Die Adresse wird mittels einer Zahl gebildet, die die Differenz
zwischen der absoluten Adresse und der Beeisadresse angibt.
Unmittelbare Adressierung:
Der zu adressierende Operand ist im Befehl mit enthalten.
Indizieren:
In Rechnern verwendete Methode der Adreßmodifizierung mittels
eines Indexregistere.
146
Marke:
Zeichen zur Identifizierung einer Anweisung oder eines bestimm—
ten Datenwortas in einem Computerprogramm.
Schleife:
Folge von Befehlen, die wiederholt durchgeführt wird, bis eine
Abbruchbedingung erfüllt ist.
Sprung:
Abweichung von der normalen Befahlsfolge in einem Programm.
Bedingter Sprung:
Ein Sprung, der ausgeführt wird, wenn im Programmverlauf be-
stimmte Bedingungen erreicht sind.
Unbedingter Sprung:
_Ein Sprung, der auf Jeden Fall, unabhängigvon Bedingungen,
ausgeführt wird.
Stapelspeicher:
Register zur Speicherung von Informationen in der Weise, daß
die zuletzt empfangenen Daten zuerst wieder ausgegeben werden.
Stapelzeiger:
Register, in dem die Stapelspeicheredresse gespeichert ist, die
auf den zugängigen Speicherplatz des Stepelepeichers hinweist.
Bidirektional:
Übertragung von Daten auf einer Leitung kann in beide Richtungen
erfolgen.
Speicherkapazität:Maß für die Anzahl der Worte, die vom Speicher aufgenommen war-
den können.
Datenspeicher:
Speicher, in dem allgemeine Daten gespeichert sind (beim Mikro-
computer meist RAM, gelegentlich ROM).
Programmspeicher:
Speicher, in dem ausschließlich Programme gespeichert sind (beim
Mikrocomputer meist ROM).
147
RAM:
Speicher, aus dem Jede Information gelesen werden kann, wo-
bei die Adresse willkürlich gewählt werden kann, außerdem kön-
nen in diesen Speidher beliebige Informationen eingeschrieben
werden.
ROM:
Halbleitsrepeicher, der in der Fabrik mittels einer kundenspe-zifischen Metallisisrungsmaeks mit einem festen, nicht mehr
änderbarem Programm programmiert worden ist.
PROM:
Halbleiterepsichsr, mit festen Programmen, der nur gelesen wer-
den kann und der vom Anwender elektrisch programmiert werden
kann, der Speicherinhelt kann dann nicht mehr geändert werden.
EPROM:
Nur-Leee-Speicher, der elektrisch programmierbar und durch UV-
Licht löechber ist,
EAROM:
Nur-Leee-Speicher, der elektrisch löechber und wieder program-
mierbar ist.
Direkter Speicherzugriff:
Dabei können periphere Geräte auf den Arbeitsspeicher zugrei-
_fen, ohne den Umweg über die CPU gehen zu müssen, während dee DMA
wird die CPU gesperrt; es lassen sich große Mengen von Daten 3
ein- und ausgeben.
Modulator + Demodulator (Modem):
Gerät, das über nachrichtsntechnieche Einrichtungen übertragene
Signale moduliert und demoduliert.
Datenendgerät:Ort in einem System oder Kommunikationsnetzwerk, an dem Daten
ein- oder ausgegeben werden können.
Folienepeicher:
Schnelles, billiges, externes Speichermedium mit wahlfreiem Zu-
griff, bei dem die Information auf einer rotierenden Magnet-
folienecheibe gespeichert ist (Floppy diek),
14B
‚9.Literaturverzeichnle
/1/
/2/
/3/
/4/
/5/
/6/
/7/
/8/
Steeger, 0.:
Die Durchführung der Beechlüeee dee IX. Perteitegee der
SED auf dem Gebiet der Elektrotechnik
6. ZK-Tegung der SED, 1977
Khembete, A. 3.:
Einführung in die Mikroelektronik
VEB Verlag Technik Berlin 1966
Folberth, Bleker:
Grenzen der digitalen Helbleitertechnik
n t z 1977 H. 4
Köhler, E.:
Entwicklungebeetimmende Faktoren für die Halbleiter-
technik und Mikroelektronik nach 1980
Soz. Retionelieierung 6 (1977) H. 7
Gebrecht, K.: Stein, K.-U.:
Möglichkeiten und Grenzen der GroßintegrationFunktechnik 32 (1977) H. 6
Paul, R.:
Mikroelektronik - geetern, heute, morgen
Nechrichtentechnik-Elektronik 27 (1977) H. B
Kühn, E.; Schmied, H.:
Integrierte Scheltkreiee
VEB Verlag Technik, Berlin 1972
Möechwitzer, A.:
Elektronische Halbleiter-Bauelemente
Informationeelektronik‚ VEB Verlag Technik, Berlin 1973
/ 9/
/10/
/11/‚
/12/
/13/
/14/
/15/
/16/
/17/
149
Teichmann, 3.:
IzL-Scheltungetechnikrfe 26 (1977) H. B
Trompter, H.:
CCD: Ledungegekoppelte Bauelemente
Nachrichtentechnik-Elektronik 27 (1977) H. 6
Huee, H.:
Die IzL-Technologie'und ihre Anwendung
Elektronik 1976 H. 2
Fuche, H.:
7. Mikroelektronik-Kongreß 1 .
mer 20 (1977) H. 6
Lendgref-Dietz, 0.:
Depletion-Treneietoren für MOS-Logikecheltungen
Nachrichtentechnik-Elektronik 27 (1977) H. B
Kühler, E.:
Zueemmenheng zwischen Seheibendurchmeeeer, Chipfllche, —
Integretionegred, Auebeute und Koetenenteil bei LSI-Schel-
tungen
Nechrichtentechnik-Elektronik 27 (1977) H. B
Wellmerk, 3. T.:
Fundamental Phyeical Limitetione in Integreted Electronic
Sircuite
Solid Stete Devicee 1975 No 25
Feggin, F.:
The Future of Microelectronice and Microcomputere
Weltkongreß Elektrotechnik 1977 Moskau, Tegungebericht
Dirks, Ch.; Krinn, H.:
Microcomputer
Berliner Union, Stuttgart 1976
/19/
/19/
/20/
/21/
/22/
/23/
/24/
/25/
/26/
150
Mikroprozessoren
Elektronik-Sonderausgabe, Frenzis-Vsrlag München 1977
Blomeyer-Bartenstsin:Ein neues Mikrocomputsr-KonzeptElektronik 22 (1976) Nr. 11
Mikrocomputsr
Elektroniksr—Sondsrausgabe 1975 Fachechrifrenvsrlag,
Aargauer Tagblatt
Gößler, R.:
Ein/Ausgabe-Beueteine für Mikroprozessoren
Elektronik 1976 H.
Roth, M:
ADcund DA-Wandler
in Philippow, Taschenbuch der Elektrotechnik in 6 Bän-
den, Bd. 3
_VEB Verlag Technik Berlin
amhw‚W.BJ
Mikroelektronische AD- und DA-Wendler (russ.)
Isd. Energija, Leningrad 1976
Betriebsdokumentation des Mikrorechnersyeteme K 1510
Dokumentation des VEB Komb. Robotron Dresden, 1977
Roth, M‚; Schweigel, E.; Grubba‚ K‚; Kahlert, H.:
Generationewechsel in der analogen Autometisierungs-
Gerätetechnik
21. Int. w193‚ Koll. TH Ilmenau 1976
Intel MCS Microcomputer Set
Ussrs Manual Fa.Intel (USA) 1973
/27/
/23/
/29/
/30/
/31/
/32/
/33/
/34/
/35/
151
Stranzky, R.:
Anwendungsuntersuchungen hochintsgrierter Schaltkreise
Dip1.—Arb‚ TH Ilmenau, Sektion TBK 1975
Mierau, W‚; Lindnsr, 5.:
Technik der Mikrorschnsr
rfe 26 (1977) H. 17 fortlaufend
Kretzechmsr, J. 6.:
Gestaltung des Ein-Ausgabesystems von Mikrorechnsrn
Soz. Rationalisierung 6 (1977) H. 7
Reiher, Th.:
Ein Mikroprogrammaufbereitungssyetem auf der Basis
des U BOB
Soz. Rationalisierung 6 (1977) H. 7
Programmentwicklungesystem für den Mikroprozessor U 808
Informationsblatt der TH KMSt, Sektion Automatisierungs-
technik 1976
Werner, D.:
Programmieren von Mikrorechnern
Rechsntachnik, Datenverarbeitung 6/1976
Werner, D.:
Besonderheiten der Programmierung von Mikrorechnsrn
Nachrichtertechnik-Elektronik 27 (1977) H. 2
Koch, G, R.:
Stand und Trends der Programmierung von Mikroprozessoren
Elektronik 1977 H. 1
Keller, 0.; Weise, K. D.:
Mikroprozessoren
Inf, und Berichte Nr.
Robotron ZfT Dresden
Wies. 5, 1977
Komb.
/36/
/37/
/38/
/39/
/40/.
/41/
/42/
/43/
/44/
/45/
152
SME 600 - FirmenunterlsgsnSiemens-AG 1976
Jossifow, W.:
Programmierung für Mikroprozessoren
Dipl‚-Arb. TH Ilmsnau, Sektion TBK 1977
Z 80 - Entwicklungssystsm
Firmenunterlagen Mostek, Wien 1977
Kriessl, W.:
Mikrorechner - nsus Bausteine für die Automatisierung
die Technik 32. Jg. 1977, H. 5
Krissel, W.:
Mikrorschnsrsinsstz in der Automatisierungstechnikdie Technik 32. Jg. 1977, H. 6
Fritzech, W.; Meyer, G.:
Mikroprozessoren, Mikrorechner und MikrorechnsreyetsmeElektrie 1977/H. 4
Schmidt, G.:
Erfahrungen mit dem Einsatz von Mikroprozessoren bei
Entwurf und Realisierung von Steuer— und Regelgerätsn
Tagungsbericht 21. IWK der TH Ilmenau 1976
Pillmann, W.; ngler, W.:
Digitale Regelungen mit Mikroprozessoren
Birck. H. :
Ein digitaler Regler auf Mikrorechnsr-Besis
Elektronik 1976 H. 4
Liebich, W.:
Mikroprozessoren und Mikrorechner
in Philippow, Taschenbuch der Elektrotechnik in 6 Bänden_
Bd, 4 1978, Verlag Technik Berlin
/46/
/47/
/48/
/49/
/50/
/51/
/52/
/53/
163
TDC 2000. Dezentrales RegelsystemFirmendokumentation Honeywell, Washington 1976
Fuchs, H‚; Korner. E.:
Auswirkungen der Mikroelektronik auf die Automation
rungstechnik'
Soz. Rationalisierung 6 (1977) H. 7
Töpfer, H.; Kriesel, w‚; Fuchs, H.:
Automatisierungegeräte/Mikroprozeeeoren- Entwicklungstendenzen
WGMA-Tagung Nov. 1976
NN
Mikroprozessor-Schaltkrsise 8080
Firmendokumentetion Siemens, München 1977
Abrehem, w.} Pfeiffer, V.:
Entwurf spezieller.Prozessoren zur Realisierung digitaler
Steueralgorithmen
Vortrag 7. Arbeitstegung Entwurf von SchalteyetemenZKI Drseden, März 197B
N. N.:
Programmierbare Steuerungen
VDI-Bericht Nr. 163, VDI—Verlag Düsseldorf
NN
DerstelLung industrieller Steuerungen mit Hilfe von
Steuergrephen r
ZKI-Information 2/1977, ZKI Dresden
Abreham, W.; Pfeiffer, V‚:
Rechnerstrukturen zur Realisierung digitaler Steuerungen
Z. elektrische — Energietechnik, Leipzig 7(1977
S. 400 - 403
Inform.
/54/
/55/
/56/
/57/
/53/
/59/
/60/
154
Jetter, H.:
Programmierbare SteuerungenJSW 15„Berichte aus dem Institut für Steuerungstechnik der
Werkzeugmaschinen und Fertigungseinrichtung der Universität
Stuttgart, Springer Verlag 1976
Fritzsch, w.:
Anlegenstrukturen und Steuerungekonzepte mit Mikroprozes-
rechnern
msr 20 (1970) H. 12
Katzarow, St.:
Mikroprozessorgesteuerter Lehrautomat auf der Grundlage elek-
tronischer Module
Dissertation TH Ilmenau, TBK 1977
Schneider, H. G. (Heg.):Entwurf mikroelektronischer Schaltungen
Akademie-Verlag, Berlin 1976
Dewidczak, 3.: Weise, K. D.:
Mikrorechnersystem robotron K 1510
msr 20 (1977) H. 12
NN:
Mikroprozessoren, Mikrorechnsr
Literaturinformation des VEB Kombinat Robotron (ZfT)Dresden '77
Diesser, K.-H.; Möschwitzsr, A.:
Elektronische Parameter von MOS-Transistoren mit kleinen
Abmessungen
Nechrichtentechnik—Elektronik 28 (197B) H. 1
/51/
/62/
/53/
/64/
/65/
/55/
/67/
/GB/
/69/
155
Albrecht, W.; Gross, w.:
Fortschritte der bipolaren digitalen Scheltungstechnikrfe 26 (1977) H. 23/24
Roth, M.; Geidel, K. 0,:
hMikroprozsasor-AD- und-DA-Wandler
Multiplexer und Datensnpaßsystememsr 21 (1978) voraues. H. 11
NN:
Mikrorechnersystem K 1510 - Systembsschreibung
Firmendokumentation 1977, VEB Kombinat Robotron, ZfT
Dresden
H.—P. Blomeyer — Bartenetsin:
Mikro Computer Technik
Ing. W. Hofscker GmbH Verlag München, 1977
Rhein, 0,:
Eigenschaften und Anwendungsgebiete mikroelektroniecher
SpeicherKDT-Tagung Suhl, Nov. 1977, Mikroelektronik, Bd. 45
Nicoud, J. D.:
Microprocessor Zilog Z 80: Hardware and Software
Micro Scope II (1977) N. 9
Friebel, W.; Roloff, H.; Schiller, H‚; Vogt, H.:
Programmierung von MikroprozessorenRA 182, VEB Verlag Technik Berlin 1978
Kanton, 0.:
MikroprozessoreystemeRA 183, VEB Verlag Technik Berlin 1978
Schneider, H. G. (Hrsg.):
Entwurf mikroelektronischer Schaltungen
Akademie-Verlag, Berlin 1976
/70/
/71/
/72/
/73/
/90/
/91/
/92/
/93/
/94/
- /89/
166
Siebert, H. P.:
Das e-bit-Mikrocomputer-Konzept M 6800
Elektronik 1974, H. iO
NN:
Applikation Mikrorechner
Kombinat VEB Funkwerk Erfurt 1977
Barsnowaki} Stryjeki:
Mikroprogremowsnie
WSI, Zielona Gors 1976
russischsprschige Literatur
Korner, E.:
Anwendung von Mikroprozessoren in der Prozeßeteusrung
Rationalisierung durch Elektrotechnik/Elektronik
KDT-Tagung Suhl 1977, ngungsband 44
Höhne, M.:
Der Mikroprozessor U BOB D
rfe 26 (1977) H. 5
NN:
RFT-Information Zentrale Verarbeitungseinheit U BOB D
Firmendokumentation Komb. Fw Erfurt 1977
Cimender, w.; Mierau, W.:
Integrierte Scheltungetechnik aue sutometentheoretiecherSicht
Fernmeldetechnik i7 (1977) H. 4
Cimander, w‚; Winter, w.:
Mikroprozessoren in der_FernsprschvermittlungetechnikFernmeldetechnik 1B (1978) H. 1
/95/
/96/
/97/
/9a'/
/9ä/
/100/
/101/
157
Zaremba, 3.:
Mikroprozeeeoren und Mikrorechner
FernmeJdetechnik iB(197B) H. 1 fortlaufend
Mailing, W.:
Einige Tendenzen in der Entwicklung und Anwendung von
Mikroprozeeeoren und Mikrorechnern
Nachrichtentechnik 27(1977) H. 1
Eckhardt, 0.:
Gerätetechnik der Mikroprozeßrechner - Schaltungetechnik
hochintegrierter Schaltkreiee und MikroprozeeeorenElektric 31(1977) H. 9
NN:
MCS 85 Handbook
Intel-Firmenechrift 1977
NN:
Mikrocomputer 77/78 - Handbuch
Zilog/Kontron - Firmenechrift 1977
Roth, ".1 Zink, H.I
Konzeption, Aufbau und Wirkungeweiee einee Mehrkanal-
Mikroprozeeeor-Reglere
Vortrag zur Tagung TH Magdeburg, April 1978
NN:
Mikrorechnereyetem K 1520 - SyetembeechreibungFirmendokumentation 197B, VEB Kombinat Robotron
/73/
/74/
/75/
/76/
/77/
/78/
/79/
/80/
/BI/
156
fluydaflrac,3.A.; Bayuc, A.K.:
flocrnxenue n npodneuu unnponponeccopxu cpencrn
Axaneuna Hayx flaranncxon CCP
2-09 Bceconauoe conemanue, man. "Susarne", Pnra 1977
Enepc:"Snenrpounxa C 5-01 n C 5-11"
CCCP Mocnna, Enopr 1977
Posenmensn, E.Xa:
Paapadorxa nporpauuuoro odecneuenna uns nnxponponec-
copoa 8080 A.
'3nexrpounna", 1976 E 20, cr. 36-42
30aoroncxufl,B.E.:
Unmponaa narerpnpynmaa crpyxrypa ans nonennponaana
ypanaeann n uacrunx nonanoxaux.
"Aarouaruxa n nnuucnnrenhnaa rexunxa", I976 M 2, cr. 86291
Bananen, B.M.; Musnmeuno, D.H.: HMQpÖBHenHIerpaanHe
cxeuu, unxponpoueccopu n unxpo-BBM.M.fConercxoe panno", 1977
N.N.
"HZ-H—ufikponponeccop""3nexrponnna", 1975, *3
N.N.
Maxponpoueccopu.
"3nexrpoumxa", 1976, ß 8.
Cuonon, B.F.:
Munpoanexrpouuue unüpo-auanoroauen‘aaanoro-unwponuenpeodpaaoaarenn numopuanun H.‚
"3aeprua", I976
Bayuc, A.K.; Pyproauen, A.H.; 3a3aosa, H.E.:
Mnxponpoueccopuue cpencraa.
AKaxeMMa Hayx Harßmücxon CCP
usnarennerno "Bauarxe", Pura 1977
/82/
/83/
/84/
/85/
/66/
/87/
/88/
/B9/
159
Ansruan:
flepcnenrnnanpuueuenns oxnoxpncraasnux uxnponponeccopon.
'3nenrpoumna", 1974, r. 47, E 8
Bücrpoxencrnynmnnmanunnponponeccop.
"31exrpoxnxa", 1974, r. 47, b 26
flannxon:
HERpOIIpOIIOOCOIHn coxpameune npoxanoacrnenmx super.
'Snexrpounxa', 1974, 1.47, k I4
Sauopn, 3.; Ococxos, P.A.; Kopnar, A.:
0 auuncnurennuon nomuocrn unxponpoueccopon
'Anrouerpns', 1976, m 5
Man-cxeuu:coapeueuxde cocroaune n nepcuexrlnu.
"anexrpouuxn'‚1976, r. 49, E 6
Muxponpoueccop Ans ynpannexna nponanoncrneunnnx npo—
neccaun.
"anexrponnxa", 1974, r. 47, ß 13
meponponeccopu."33exrpouuxa", 1976, r. 49, E 8
Bynen, 1.:
Manponporpauuupoaauue.Mocxaa 1973.
160
r
Impressum: 2. erweiterte Auflage 197B
Herausgeber: Wies. Zeitschrift undKDT Hochschulsektion TH Ilmanau C DDR 1978
Druckgenehmigung: S 459/78Redaktionelle Bearbeitung und Gestaltung: M. Roth, N. Hirt
Druck: Stein- und Offset-Druckerei Gehren
EVP: 12,-- M
Der Nachdruck des hier publizierten Beitrages bedarf der Ge-
nehmigung durch die Redaktion und ist nur mit Quellenangabegestattet. Anfragen werden direkt an die Redaktion erbeten.