Rechneraufbau & Rechnerstrukturen, Folie 10.1 © W. Oberschelp, G. Vossen
W. OberschelpG. Vossen
Kapitel 10
Rechneraufbau & Rechnerstrukturen, Folie 10.2 © W. Oberschelp, G. Vossen
10. Maßnahmen zur Leistungssteigerung
Hardwaremäßige Unterstützung virtueller Speicherverwaltung
Pipelining
Very Large Instruction Words
Scheduling bei 2 Prozessoren
Rechneraufbau & Rechnerstrukturen, Folie 10.3 © W. Oberschelp, G. Vossen
Hierarchie von Abstraktions- bzw. Sprachebenen im Rechner
Rechneraufbau & Rechnerstrukturen, Folie 10.4 © W. Oberschelp, G. Vossen
Aufgaben eines Betriebssystems (Auswahl)
Rechneraufbau & Rechnerstrukturen, Folie 10.5 © W. Oberschelp, G. Vossen
Klassifikation von Betriebssystemen
Rechneraufbau & Rechnerstrukturen, Folie 10.6 © W. Oberschelp, G. Vossen
Prinzip der virtuellen Speicherung
Rechneraufbau & Rechnerstrukturen, Folie 10.7 © W. Oberschelp, G. Vossen
Beispiel einer Seitentabelle (Seitengröße 2 KB)
Rechneraufbau & Rechnerstrukturen, Folie 10.8 © W. Oberschelp, G. Vossen
Adressumsetzung bei einer Segmentierung
Rechneraufbau & Rechnerstrukturen, Folie 10.9 © W. Oberschelp, G. Vossen
Adressübersetzung beim PowerPC
Rechneraufbau & Rechnerstrukturen, Folie 10.10 © W. Oberschelp, G. Vossen
Adressübersetzungskomponenten der MMU beim PowerPC 601
Rechneraufbau & Rechnerstrukturen, Folie 10.11 © W. Oberschelp, G. Vossen
Memory Management Unit der PowerPC-Architektur
Rechneraufbau & Rechnerstrukturen, Folie 10.12 © W. Oberschelp, G. Vossen
Cache-Organisation des PowerPC 601
Rechneraufbau & Rechnerstrukturen, Folie 10.13 © W. Oberschelp, G. Vossen
Anbindung des 601-Cache an andere Einheiten
Rechneraufbau & Rechnerstrukturen, Folie 10.14 © W. Oberschelp, G. Vossen
Warteschlangen der Memory Unit des 601
Rechneraufbau & Rechnerstrukturen, Folie 10.15 © W. Oberschelp, G. Vossen
Zustände beim MESI-Protokoll
Rechneraufbau & Rechnerstrukturen, Folie 10.16 © W. Oberschelp, G. Vossen
Trafo logische -> physikalische Adresse beim PowerPC 601
Rechneraufbau & Rechnerstrukturen, Folie 10.17 © W. Oberschelp, G. Vossen
instruction
fetch
datafetch
execute resultwrite
Prinzip des Befehlsphasen-Pipelining
Rechneraufbau & Rechnerstrukturen, Folie 10.18 © W. Oberschelp, G. Vossen
Einfaches Befehlsphasen-Pipelining
Rechneraufbau & Rechnerstrukturen, Folie 10.19 © W. Oberschelp, G. Vossen
instruction
fetch
instruction
decode
execute writeback
memory access
5-stufige RISC-Pipeline
Rechneraufbau & Rechnerstrukturen, Folie 10.20 © W. Oberschelp, G. Vossen
instruction
fetch
instruction
decode execute(FP
Multiplier)
writeback
execute(FP Divider)
execute(Integer
Unit)
execute
(Floating-Point Adder) memory
access
Prinzip einer Superskalar-Architektur
Rechneraufbau & Rechnerstrukturen, Folie 10.21 © W. Oberschelp, G. Vossen
Scheduling von mehreren Jobs auf mehreren Prozessoren
Rechneraufbau & Rechnerstrukturen, Folie 10.22 © W. Oberschelp, G. Vossen
Beispiel
Rechneraufbau & Rechnerstrukturen, Folie 10.23 © W. Oberschelp, G. Vossen
Beispiel (Forts.)
Rechneraufbau & Rechnerstrukturen, Folie 10.24 © W. Oberschelp, G. Vossen
Bewertung von CPM
Rechneraufbau & Rechnerstrukturen, Folie 10.25 © W. Oberschelp, G. Vossen
Bewertung von LPT
Rechneraufbau & Rechnerstrukturen, Folie 10.26 © W. Oberschelp, G. Vossen
Ende Kapitel 10