Hinz, Könenkamp, Horneber 05.11.00, Folie 1
SSESmart System-Engineering HF-Front-Ends
Modellierung und Simulation einer klassischen
digitalen Phasenregelschleife
Michael HinzIngo KönenkampErnst-H. Horneber
Institut für Netzwerktheorie und Schaltungstechnik
Technische Universität Braunschweig [email protected]
Hinz, Könenkamp, Horneber 05.11.00, Folie 2
SSESmart System-Engineering HF-Front-Ends
Inhalt
• Verhaltenmodellierung
• Nichtlineares Modell einer PLL
• Modellierung spezieller begrenzender Effekte
• Periodic Steady State-Analyse und HF-Eigenschaften
• Simulation
• Ergebnisse und Ausblick
Hinz, Könenkamp, Horneber 05.11.00, Folie 3
SSESmart System-Engineering HF-Front-Ends
Verhaltensmodellierung
• Die Simulation von Verhaltensmodellen erlaubt die Ermittlung des Sytemverhaltens in einem frühen Designstadium
– Top Down DesignImplementierung des prinzipiellen, funktionalen Verhaltens,einstellbare Parameter, einfache Parameterabhängigkeiten
– Bottom Up Designweitere Parameterabhängigkeiten erkennen, beschreiben und nachträglich ins Modell integrieren
• Methodik– genaue Verhaltensbeschreibung der Funktionsblöcke– Umsetzung des Verhaltens in math. Gleichungen zur
Implementierung in einer Verhaltensbeschreibungspache– Validierung des Modellverhaltens mittels Simulation
Hinz, Könenkamp, Horneber 05.11.00, Folie 4
SSESmart System-Engineering HF-Front-Ends
Nichtlineares Modell
• Klassische digitale Phasenregelschleife (phase locked loop, PLL) als programmierbarer Frequenzsynthesizer:
1out fNf
Hinz, Könenkamp, Horneber 05.11.00, Folie 5
SSESmart System-Engineering HF-Front-Ends
Modellierte Effekte
• VCO– Ausgangsamplitude abhängig von Zeit und Frequenz – Begrenzung des Abstimmbereichs– frequency pushing– Harmonische am Ausgang
• PFD– Ausgangsverzögerung und Anstiegs- und Abfallzeit– Reset Verzögerung
• CP– begrenzte Ströme oder Spannungen– Mismatch von Strom- oder Spannungsquellen
• DIV– programmierbares Teilerverhältnis
Hinz, Könenkamp, Horneber 05.11.00, Folie 6
SSESmart System-Engineering HF-Front-Ends
Spezielle begrenzende Effekte: VCO
• Abstimmbereich des VCO– VCO Kennlinie mit K0 als VCO-Verstärkungskonstante und f0 als
Freilauffrequenz bei U0
minabmin
maxabmin0ab*00
maxabmax
out
UUf
UUU)UU(Kf
UUf
f
Hinz, Könenkamp, Horneber 05.11.00, Folie 7
SSESmart System-Engineering HF-Front-Ends
Spezielle begrenzende Effekte: PFD
• PD mit Toter Zone – Tote Zone = Absinken der Phasendetektorverstärkung bei
kleiner werdenden Phasenunterschieden– Ursache liegt in den endlichen
Anstiegs-und Abfallzeiten des PFD undder Eingangstriggerschwelle der CP
Hinz, Könenkamp, Horneber 05.11.00, Folie 8
SSESmart System-Engineering HF-Front-Ends
Spezielle begrenzende Effekte: CP
• CP mit Stromquellen– Lade- und Entladestrom abhängig von detektiertem Zustand– Spannungsbegrenzung durch Klemmung mittels idealer Diode – Versorgungsstrom nur im Ladefall
Hinz, Könenkamp, Horneber 05.11.00, Folie 9
SSESmart System-Engineering HF-Front-Ends
Periodic Steady State-Analyse im HF-Front-End
• Warum muß die PLL einer PSS-Analyse unterzogen werden?
PSS-Analyse verwendbar für die Charakterisierung im Frequenzbereich
das Ausgangsspektrum einer realen, nichtlinearen PLL enthält Harmonische und Störsignale
• Die Ausgangsfrequenzen der PLL beeinflussen:– die Selektivität des Empfängers
– die spektrale Reinheit des Senders
• Konventionelle Modelle erzeugen hidden states bei PSS-Analyse, die bei Zustandspeicherung auftreten
– in der PLL ist Zustandspeicherung im Frequenzteiler und im PFD unvermeidlich
Wie können hidden state vermieden werden?
Hinz, Könenkamp, Horneber 05.11.00, Folie 10
SSESmart System-Engineering HF-Front-Ends
Periodic Steady State-Analyse im HF-Front-End
• Forderung: Erzeugung eines Signals, dessen Höhe Forderung: Erzeugung eines Signals, dessen Höhe proportional zu einer auftretenden Zustandsänderung proportional zu einer auftretenden Zustandsänderung istist– beim Nulldurchgang eines Signals wird eine Flanke mit
festgelegter Anstiegszeit mittels der Transition-Zuweisung erzeugt
– das entstandene Signal wird abgleitet
– und die Ableitung wird wieder integriert
Das resultierende Signal ist unabhängig von Frequenz und Amplitude
des Eingangssignals
• Beispiel in VerilogA:
V(rect) <+ transition(V(in)>0,0,trect);V(diff) <+ ddt(V(rect));v_integ = idt(abs(V(diff)),0.0,reset_pulse>0.5);
Hinz, Könenkamp, Horneber 05.11.00, Folie 11
SSESmart System-Engineering HF-Front-Ends
Simulation
• Simulation der nichtidealen PLL– Laden und Entladen der Kapazitäten des Loopfilters– quasi digitaler Ausgang des PFD nur durch Loopfilter geglättet
Oszillation der Abstimmspannung
Frequenzmodulation (FM) des VCO-Ausgangssignals
FM Spektrum mit Referenzfrequenz f1 als Modulationsfrequenz
– Referenzunterdrückung in
[dBc]
10out fmff
Hinz, Könenkamp, Horneber 05.11.00, Folie 12
SSESmart System-Engineering HF-Front-Ends
Simulation
• Transiente Simulation der nichtidealen PLL – Uab proportional Ausgangsfrequenz fout
– Einrasten der PLL ohne Spannungsbegrenzung mit
Spannungsbegrenzung in der CP bei 2,6V
Welligkeit verursacht durch nichtlineares PFD-Model
Spannungsbegrenzung vermindert Abstimmbereich
Hinz, Könenkamp, Horneber 05.11.00, Folie 13
SSESmart System-Engineering HF-Front-Ends
Simulation
• PSS-Simulation der nichtidealen PLL– eingeschwungener Zustand
Zeitbereich Frequenzbereich
Hinz, Könenkamp, Horneber 05.11.00, Folie 14
SSESmart System-Engineering HF-Front-Ends
Ergebnisse und Ausblick
• Ergebnisse
– PLL-Modell liefert Ergebnisse unter nichtlinearen, nicht idealen Bedingungen
– Methode zur Vermeidung von hidden states auf andere HF-Blöcke anwendbar
– PSS-Fähigkeit der Modelle läßt die Charakterisierung im Zeit- und Frequenzbereich zu
z. B. ist die Ermittlung der Referenzunterdrückung wichtig im HF System Design
• Ausblick– Rauschmodellierung im Zeit- und Frequenzbereich
(phase noise, timing jitter)